CEA201 - Tổ chức và Kiến trúc máy tính (Computer Organization and Architecture) là môn học 3 tín chỉ của Đại học FPT, hỏi cùng lúc hai điều về một cỗ máy: nó được thiết kế logic ra sao (kiến trúc) và dựng bằng gì bên dưới (tổ chức). Mạch môn đi từ nguyên lý chung xuống từng khối phần cứng rồi lên song song: nhập môn tổ chức và kiến trúc (ranh giới giữa architecture và organization, bốn chức năng cơ bản là xử lý, lưu trữ, di chuyển dữ liệu và điều khiển, kiến trúc Von Neumann và Harvard), tiến hoá máy tính và hiệu năng (ENIAC, máy IAS, các thế hệ đèn điện tử, transistor, IC, VLSI, định luật Moore, cân bằng hiệu năng bộ xử lý - bộ nhớ, multicore, MIC, GPGPU, xung nhịp, CPI, MIPS, MFLOPS, luật Amdahl, benchmark SPEC), chức năng và liên kết mức đỉnh (chu kỳ lệnh fetch/execute, ngắt và xử lý ngắt lồng nhau, cấu trúc và phân xử bus, PCI, QPI), bộ nhớ cache (phân cấp bộ nhớ, nguyên lý cục bộ, ánh xạ trực tiếp, liên kết hoàn toàn, liên kết tập hợp, thuật toán thay thế LRU FIFO LFU, write-through, write-back, cache nhiều mức L1 L2 L3, tỉ lệ trúng và thời gian truy cập trung bình), bộ nhớ trong (SRAM, DRAM, ROM PROM EPROM EEPROM flash, mã Hamming, SEC-DED, SDRAM, DDR), bộ nhớ ngoài (đĩa từ, seek time, rotational latency, RAID 0 đến RAID 6, striping, mirroring, parity, ổ SSD, flash NAND, wear leveling, đĩa quang), vào ra (module I/O, programmed I/O, I/O ánh xạ bộ nhớ và I/O tách biệt, vào ra điều khiển bằng ngắt, DMA và cycle stealing, kênh I/O, USB), hỗ trợ hệ điều hành (đa chương, chia sẻ thời gian, lập lịch dài, trung, ngắn hạn, trạng thái tiến trình, PCB, phân trang, bộ nhớ ảo, TLB, phân đoạn), logic số (đại số Boole, định luật De Morgan, cổng logic, bìa Karnaugh, bộ giải mã, bộ dồn kênh, ALU, flip-flop, thanh ghi, bộ đếm), tập lệnh (thành phần của lệnh, số lượng địa chỉ, kiểu toán hạng và kiểu phép toán, Big-endian và Little-endian, các chế độ địa chỉ tức thì, trực tiếp, gián tiếp, thanh ghi, dịch chuyển, ngăn xếp, định dạng lệnh, hợp ngữ), cấu trúc và chức năng bộ xử lý (tổ chức thanh ghi, PC, IR, MAR, MBR, PSW, biểu đồ trạng thái chu kỳ lệnh, đường ống lệnh, hazard và dự đoán rẽ nhánh), máy tính tập lệnh rút gọn RISC (tệp thanh ghi lớn, cửa sổ thanh ghi, tối ưu thanh ghi bằng tô màu đồ thị, kiến trúc load/store, delayed branch, so sánh với CISC), song song mức lệnh và bộ xử lý siêu vô hướng (superscalar, superpipelined, phụ thuộc dữ liệu và phản phụ thuộc, đổi tên thanh ghi, thực thi không theo thứ tự, suy đoán rẽ nhánh), xử lý song song (phân loại Flynn SISD SIMD MISD MIMD, SMP, kết hợp cache và giao thức MESI, cluster, NUMA, CC-NUMA) cùng máy tính đa lõi (vấn đề hiệu năng phần cứng và phần mềm, cache chia sẻ L2 L3, Intel Core i7, ARM11 MPCore). Phần thực hành gồm viết hợp ngữ trên bộ mô phỏng MARIE và khảo sát hành vi cache bằng ParaCache Simulator.
