Chủ đề của CEA201 - Tổ chức và Kiến trúc máy tính

CEA201 Chương 15 - Máy tính tập lệnh rút gọn (RISC)

Cơ sở thực nghiệm và các lựa chọn thiết kế của kiến trúc RISC. Phần đặc trưng thực thi lệnh dựa trên thống kê tần suất các loại lệnh, số toán hạng và độ sâu lời gọi thủ tục để chỉ ra rằng phần lớn thời gian dành cho gán giá trị và gọi hàm với ít tham số. Từ đó chương lý giải hai hướng tối ưu: dùng tệp thanh ghi lớn với cơ chế cửa sổ thanh ghi chồng lấp cho tham số, và tối ưu thanh ghi dựa trên trình biên dịch bằng thuật toán tô màu đồ thị. Phần kiến trúc RISC trình bày các đặc điểm lệnh một chu kỳ, mô hình load/store, ít chế độ địa chỉ, định dạng lệnh đơn giản, pipeline RISC với delayed branch, và so sánh RISC với CISC.

Xem danh sách câu hỏi2 câu hỏi100% có giải thích

Bắt đầu bằng Chế độ học nếu bạn muốn đáp án và giải thích hiện ngay sau mỗi câu — không bấm giờ, dừng lúc nào cũng được. Chọn Thi thử khi muốn biết mình đang ở đâu: có bấm giờ, chấm điểm ở cuối, và giải thích chỉ mở sau khi nộp.

Học ngân hàng câu hỏi của chủ đề

Luyện tập theo chủ đề này

2Câu hỏi hiện có

Câu hỏi của chủ đề

2/2 câuHết danh sách
ACISC
BVLIW
CSuperscalar
DRISC
Lời giải
Đáp án đúng: "RISC". Kiến trúc tập lệnh rút gọn dùng ít lệnh, lệnh đơn giản, độ dài cố định, chạy khoảng một chu kỳ, chỉ lệnh load/store truy cập bộ nhớ; bù lại nó có tệp thanh ghi lớn để giữ toán hạng gần ALU, giảm truy cập bộ nhớ. "CISC" sai vì kiến trúc tập lệnh phức tạp có nhiều lệnh dài ngắn khác nhau, nhiều chế độ địa chỉ và thường ít thanh ghi hơn. "VLIW" sai vì đặc trưng của nó là từ lệnh rất dài gói nhiều thao tác để trình biên dịch lập lịch song song, chứ không phải lệnh đơn giản đi cùng tệp thanh ghi lớn. "Superscalar" sai vì đó là kỹ thuật phần cứng phát nhiều lệnh mỗi chu kỳ qua nhiều đường ống, áp dụng được cho cả RISC lẫn CISC, không phải một kiểu kiến trúc tập lệnh.
Mở trang câu hỏi này →
AExecution sequencing.
BOperands used.
COperations performed.
DStatement types in a high-level programming language.
Lời giải
Đáp án đúng: "Execution sequencing.". Khi phân tích hành vi chương trình để thiết kế CPU (hướng tiếp cận RISC), trình tự thực thi lệnh, đặc biệt tần suất rẽ nhánh và gọi thủ tục, là yếu tố quyết định cách tổ chức khối điều khiển và pipeline. "Operands used." sai vì loại và tần suất toán hạng quyết định cách tổ chức bộ nhớ lưu chúng và các addressing mode, không phải pipeline. "Operations performed." sai vì tập phép toán quyết định các chức năng CPU phải làm và cách nó tương tác với bộ nhớ. "Statement types in a high-level programming language." sai vì đây chỉ là dữ liệu đo đạc đầu vào (tỉ lệ lệnh gán, vòng lặp, gọi hàm) dùng để suy ra ba yếu tố thiết kế kia, bản thân nó không trực tiếp quy định tổ chức điều khiển.
Mở trang câu hỏi này →

Đề có câu hỏi của chủ đề này

1 đề chứa ít nhất một câu thuộc chủ đề — mở đề để làm cả bộ, không chỉ từng câu.