CEA201 Chương 5 - Bộ nhớ trong

Đáp án đúng: "5 check bits". Với mã Hamming sửa một lỗi (SEC), số bit kiểm tra K phải thoả 2^K − 1 ≥ M + K, trong đó M là số bit dữ liệu, để mỗi giá trị syndrome chỉ ra đúng một vị trí bit hoặc trạng thái không lỗi. Với M = 20: K = 4 cho 2^4 − 1 = 15 < 24, không đủ; K = 5 cho 31 ≥ 25, đủ. "3 check bits" sai vì 2^3 − 1 = 7, chỉ đánh địa chỉ được tối đa 4 bit dữ liệu. "4 check bits" sai vì 15 < 24, chỉ đủ cho tối đa 11 bit dữ liệu. "6 check bits" sai vì đó là con số của SEC-DED (sửa một lỗi, phát hiện hai lỗi) cho 20 bit dữ liệu, cần thêm một bit chẵn lẻ tổng, vượt mức tối thiểu mà riêng SEC yêu cầu.

Đáp án đúng: "A system running mission-critical applications where error detection alone is insufficient". Bit chẵn lẻ chỉ phát hiện được lỗi lẻ bit, không biết bit nào sai nên không sửa được; khi hệ thống quan trọng không chấp nhận dừng hay mất dữ liệu, cần mã ECC như Hamming SEC-DED để tự sửa lỗi đơn và phát hiện lỗi kép. "A system experiencing occasional single-bit errors due to electromagnetic interference" sai vì lỗi đơn bit thỉnh thoảng xảy ra vẫn nằm trong khả năng phát hiện của parity, tình huống này chưa buộc phải dùng cơ chế mạnh hơn. "A memory module designed for consumer laptops rather than enterprise servers" sai vì máy tiêu dùng thường bỏ qua ECC để giảm giá; chính máy chủ doanh nghiệp mới cần ECC. "A CPU cache where speed is prioritized over data integrity" sai vì khi ưu tiên tốc độ hơn toàn vẹn dữ liệu, người thiết kế chọn cơ chế đơn giản, không thêm mạch ECC phức tạp.

Đáp án đúng: "SDRAM synchronizes with the CPU clock, allowing pipelined memory accesses". SDRAM trao đổi dữ liệu theo nhịp đồng hồ hệ thống nên bộ xử lý biết chính xác ở chu kỳ nào dữ liệu sẵn sàng và không phải ngồi chờ; nhờ vậy có thể đưa yêu cầu mới vào khi yêu cầu cũ chưa xong (pipelining) và dùng burst mode để truyền liên tiếp nhiều từ. "SDRAM reduces latency by dynamically adjusting the refresh rate based on workload" sai vì SDRAM vẫn làm tươi theo chu kỳ cố định, lợi thế không đến từ việc điều chỉnh refresh. "SDRAM has larger memory cells, enabling higher storage capacity per chip" sai vì ô nhớ to hơn chỉ làm giảm mật độ, và dung lượng cũng không phải là tốc độ truy cập. "SDRAM eliminates the need for precharge cycles, reducing access time" sai vì SDRAM vẫn phải precharge hàng cũ trước khi mở hàng mới như mọi loại DRAM.

Đáp án đúng: "1; 0; 0". Theo hình, bốn ô dữ liệu bên trong là A∩B = 1, A∩C = 1, B∩C = 0 và ô giữa A∩B∩C = 1; bit chẵn lẻ của mỗi vòng phải làm tổng số bit 1 trong vòng đó thành số chẵn. Vòng A gồm A∩B, A∩C và ô giữa: 1 + 1 + 1 = 3, lẻ, nên bit chẵn lẻ của vòng A là 1 để tổng thành 4. Vòng B gồm A∩B, B∩C và ô giữa: 1 + 0 + 1 = 2, đã chẵn, nên bit của vòng B là 0. Vòng C gồm A∩C, B∩C và ô giữa: 1 + 0 + 1 = 2, nên bit của vòng C là 0. "1; 0; 1" sai vì đặt 1 cho vòng C làm vòng này có ba bit 1, thành lẻ. "0; 0; 1" sai vì vòng A khi đó còn ba bit 1 (lẻ), còn vòng C lại bị đẩy lên ba bit 1. "0; 1; 0" sai vì vòng A vẫn lẻ và vòng B có ba bit 1.