Câu hỏi: ACD301 Thiết kế vi mạch tương tự – Bộ ôn tập số 1

Đáp án đúng: "The drain.". Bộ ổn áp LDO thường dùng transistor thông là PMOS để điện áp sụt tối thiểu chỉ cỡ một overdrive voltage: cực nguồn nối vào V_in, cực máng nối ra V_out và chính máng là nút cấp dòng tải, còn cổng do bộ khuếch đại sai số điều khiển. "The gate." sai vì cổng là đầu vào điều khiển, nối với ngõ ra của khuếch đại sai số chứ không nối tới tải. "The source." sai vì nguồn của PMOS phải nối lên V_in, nếu nối ra ngõ ra thì transistor thành tầng source follower và sụt áp tối thiểu tăng lên cỡ V_GS, mất tính chất low-dropout. "The bulk." sai vì thân PMOS được nối về điện thế cao nhất (thường là V_in) để khoá các tiếp giáp, không phải cực dẫn dòng ra tải.

Đáp án đúng: "2kΩ". Theo sơ đồ, M3:M4 = 1:1 nên M1 và M2 cùng mang dòng I_B, còn M5 rộng gấp M lần M1 nên I_o = M·I_B, suy ra I_B = 0.3/3 = 0.1 mA. Vì M2 rộng gấp K = 4 lần M1 mà cùng dòng, theo Shichman-Hodges V_ov2 = V_ov1/√K = 0.4/2 = 0.2 V. Hai cổng nối chung nên V_GS1 = V_GS2 + I_B·R_B, bỏ qua hiệu ứng thân ta có I_B·R_B = V_ov1 − V_ov2 = 0.2 V, vậy R_B = 0.2 V / 0.1 mA = 2 kΩ. "1kΩ" sai vì chỉ tạo sụt áp 0.1 V, khi đó V_ov2 = 0.3 V ứng với K ≈ (0.4/0.3)² ≈ 1.78 chứ không phải 4. "4kΩ" sai vì sụt áp 0.4 V bằng đúng V_ov1, buộc V_ov2 = 0 tức M2 tắt, không thể dẫn I_B. "6kΩ" sai vì sụt áp 0.6 V vượt cả V_ov1, mạch không có điểm làm việc với dòng 0.1 mA.

Đáp án đúng: "The transistor saturation voltage.". Trong gương dòng đơn, transistor ngõ ra chỉ giữ được dòng sao chép khi còn ở vùng bão hoà (active), tức V_DS ≥ V_GS − V_t = V_ov; mức V_ov này chính là điện áp bão hoà V_sat, nên đó là điện áp tối thiểu phải có trên transistor ra. "The sum of two saturation voltages." sai vì 2V_sat là yêu cầu của gương cascode phân cực điện áp thấp, có hai transistor xếp chồng ở ngõ ra, không phải gương đơn một transistor. "The small-signal output resistance of the transistor." sai vì đó là một điện trở (r_o), không phải một mức điện áp, và nó mô tả độ phẳng của dòng chứ không phải giới hạn dao động áp. "The threshold voltage of a transistor." sai vì điều kiện bão hoà so V_DS với V_ov chứ không với V_t; transistor vẫn bão hoà khi V_DS thấp hơn V_t miễn là lớn hơn V_ov.

Đáp án đúng: "The sum of two saturation voltages.". Gương cascode phân cực cho điện áp thấp (wide-swing) chọn điện áp cổng của transistor cascode sao cho transistor dưới chỉ có V_DS vừa bằng V_ov; khi đó nhánh ra gồm hai transistor xếp chồng, mỗi cái cần đúng một V_sat, nên điện áp tối thiểu ở ngõ ra là 2V_sat. "The sum of three saturation voltages." sai vì nhánh ra chỉ có hai transistor nối tiếp, không có tầng thứ ba nào cần thêm một V_sat. "The gate-source voltage of a transistor." sai vì đó là mức yêu cầu V_GS + V_ov của cascode phân cực kiểu thường, chính là thứ mà cách phân cực điện áp thấp loại bỏ để giảm điện áp tối thiểu xuống. "The drain." sai vì đây là tên một cực của transistor, không phải một giá trị điện áp nên không thể là câu trả lời cho mức áp tối thiểu.

Đáp án đúng: "Larger than 1". Theo sơ đồ, gương PMOS M3:M4 = 1:1 ép M1 và M2 dẫn cùng dòng I_B, còn cổng M1 và M2 nối chung nên V_GS1 = V_GS2 + I_B·R_B. Với I_B > 0 và R_B > 0 thì V_GS2 < V_GS1, tức V_ov2 < V_ov1; để M2 mang cùng dòng với overdrive voltage nhỏ hơn thì M2 phải rộng hơn M1, nghĩa là K > 1, và khi đó I_B = 2(1 − 1/√K)²/(β1·R_B²) có nghiệm khác 0. "Smaller than 1" sai vì M2 hẹp hơn sẽ cần V_GS2 lớn hơn V_GS1, mâu thuẫn với sụt áp dương trên R_B. "Equal to 1" sai vì hai transistor giống hệt nhau cùng dòng có V_GS bằng nhau, buộc I_B·R_B = 0, mạch chỉ còn điểm làm việc dòng không. "Infinity" sai vì K vô hạn không phải tỉ lệ kích thước thực hiện được, và chỉ cần K hữu hạn lớn hơn 1 là đủ tạo điểm làm việc ổn định.

Đáp án đúng: "0.8mA/V". Trong mạch, nguồn của NMOS nối đất nên V_GS = v(IN) = 0.9 V, suy ra overdrive voltage V_ov = 0.9 − 0.4 = 0.5 V. Với mô hình bình phương, g_m = 2I_D/V_ov = 2 × 0.2 mA / 0.5 V = 0.8 mA/V; tham số λ chỉ quyết định r_o = 1/(λI_D) = 25 kΩ chứ không làm đổi g_m khi I_D đã cho. "0.4mA/V" sai vì đó là I_D/V_ov, quên hệ số 2 khi đạo hàm I_D theo V_GS. "1.6mA/V" sai vì đòi V_ov chỉ 0.25 V, tức lấy nhầm V_GS hoặc nhân đôi kết quả thêm một lần. "2.4mA/V" sai vì ứng với V_ov khoảng 0.17 V, không khớp với V_GS = 0.9 V và V_t = 0.4 V của đề.

Đáp án đúng: "Electrons". NMOS được chế tạo trên đế loại p với hai vùng nguồn, máng pha tạp n; khi V_GS vượt ngưỡng, điện trường cổng hút điện tử lên bề mặt tạo lớp đảo loại n, nên hạt dẫn di động trong kênh là electron. "Holes" sai vì lỗ trống là hạt dẫn của kênh PMOS, nơi lớp đảo hình thành trên đế loại n. "p-doped regions" sai vì vùng pha tạp p là phần đế, một vùng vật liệu cố định chứ không phải hạt mang điện chạy trong kênh. "n-doped regions" sai vì đó là các vùng nguồn và máng được khuếch tán sẵn, chúng là điểm nối của kênh chứ không phải bản thân hạt dẫn di động.

Đáp án đúng: "In the cut-off region". PMOS có điện áp ngưỡng âm, chỉ dẫn khi V_GS < V_tp < 0, tức cổng phải thấp hơn nguồn ít nhất một |V_tp| để hút lỗ trống tạo kênh. Khi V_GS dương, cổng còn cao hơn nguồn nên điện trường đẩy lỗ trống khỏi bề mặt, không có lớp đảo và transistor ở vùng cắt. "In the active region" sai vì vùng bão hoà đòi đã có kênh, tức V_GS âm hơn V_tp, điều không thể khi V_GS dương. "In the triode region" sai vì vùng tuyến tính cũng cần kênh dẫn đã hình thành, nên chung điều kiện V_GS < V_tp. "In the threshold region" sai vì vùng quanh ngưỡng (gần dưới ngưỡng) xảy ra khi V_GS xấp xỉ V_tp âm, không phải khi V_GS mang dấu dương.

Đáp án đúng: "A drain current depending on the drain-source voltage". Khi V_DS tăng ở vùng bão hoà, điểm thắt kênh lùi về phía nguồn làm chiều dài kênh hiệu dụng ngắn lại, nên dòng máng tăng theo I_D = (β/2)V_ov²(1 + λV_DS) và transistor có điện trở ra hữu hạn r_o. "A linearized relation between the drain current and gate-source voltage" sai vì quan hệ I_D theo V_GS vẫn là bình phương; tuyến tính hoá quanh điểm làm việc cho ra g_m, không liên quan đến điều chế độ dài kênh. "A threshold voltage depending on the source-bulk voltage" sai vì đó là hiệu ứng thân (body effect), do điện áp nguồn-đế làm rộng vùng nghèo dưới kênh. "An exponential relation between the drain current and gate-source voltage" sai vì quan hệ mũ là đặc trưng của vùng dưới ngưỡng (weak inversion), không phải hệ quả của điều chế độ dài kênh.

Đáp án đúng: "A linearized relation between the drain current and the drain-source voltage". Tham số tín hiệu nhỏ g_ds được định nghĩa là ∂I_D/∂V_DS tại điểm làm việc, tức độ dốc tuyến tính hoá của đặc tuyến I_D theo V_DS; ở vùng bão hoà g_ds ≈ λI_D = 1/r_o. "A linearized relation between the gate-source voltage and threshold voltage" sai vì V_t là thông số của công nghệ và điện áp thân, không có tham số tín hiệu nhỏ nào nối V_GS với V_t. "A linearized relation between the source and bulk voltage" sai vì ảnh hưởng của điện áp nguồn-đế lên dòng được mô tả bằng g_mb, không phải g_ds. "A nonlinear drain-source voltage response" sai vì mọi tham số tín hiệu nhỏ đều là xấp xỉ tuyến tính quanh điểm phân cực; g_ds chính là cách bỏ đi tính phi tuyến chứ không mô tả nó.

Đáp án đúng: ".ac". Lệnh .ac tuyến tính hoá mạch quanh điểm làm việc DC rồi quét tần số (dec, oct hoặc lin) để cho đáp ứng biên độ và pha tín hiệu nhỏ, dùng vẽ Bode, tìm băng thông và phase margin. ".dc" sai vì lệnh này quét một nguồn hay tham số một chiều để vẽ đặc tuyến truyền đạt tĩnh, hoàn toàn không có biến tần số. ".tran" sai vì đó là phân tích quá độ theo thời gian với mô hình phi tuyến đầy đủ, cho dạng sóng chứ không cho đáp ứng tần số tín hiệu nhỏ. ".op" sai vì nó chỉ tính một điểm làm việc DC (điện áp nút, dòng nhánh, tham số tín hiệu nhỏ của linh kiện) và dừng ở đó, không quét tần số.

Đáp án đúng: "A × β". Trong hệ hồi tiếp âm, tín hiệu đi một vòng qua bộ khuếch đại thuận có độ lợi A rồi qua mạng hồi tiếp có hệ số β, nên độ lợi vòng là tích L = Aβ; độ lợi vòng kín khi đó bằng A/(1 + L). "A + β" sai vì các khối nối tiếp trong vòng nhân độ lợi với nhau chứ không cộng, và tổng này không có ý nghĩa vật lý. "A / β" sai vì chia cho β không ứng với đường đi nào của tín hiệu trong vòng; khi A rất lớn, độ lợi vòng kín tiến về 1/β chứ không phải A/β. "1 + Aβ" sai vì đó là lượng hồi tiếp (desensitivity factor) xuất hiện ở mẫu số độ lợi vòng kín, lớn hơn độ lợi vòng đúng một đơn vị.

Đáp án đúng: "Positive.". Phase margin là 180° cộng với pha của độ lợi vòng tại tần số độ lợi vòng bằng 1; khi nó dương, tại điểm |L| = 1 pha chưa quay đủ −180° nên hồi tiếp chưa thành dương và hệ ổn định, thực tế thường chọn 45° đến 60° trở lên để đáp ứng ít dao động. "Negative." sai vì phase margin âm nghĩa là pha đã vượt −180° khi độ lợi vòng còn lớn hơn 1, hệ sẽ dao động tăng dần. "Equal to 0°." sai vì đó là biên giới ổn định: L = −1 làm mẫu số 1 + L bằng 0, hệ dao động duy trì. "Greater than 180°." sai vì với độ lợi vòng có cực ở nửa trái, pha tại tần số cắt chỉ nằm trong khoảng 0° đến −180°, nên phase margin thực tế không vượt 180° và đó cũng không phải yêu cầu ổn định.

Đáp án đúng: "g_m7 / C_c". Trong op-amp hai tầng bù Miller, tụ C_c nối từ ngõ vào sang ngõ ra tầng hai tạo một đường truyền thẳng; zero xuất hiện ở tần số mà dòng qua C_c triệt tiêu dòng g_m7·v của transistor tầng hai, tức sC_c = g_m7, nên ω_z ≈ g_m7/C_c và nằm ở nửa mặt phẳng phải. "g_m1 / C_c" sai vì biểu thức đó là tần số độ lợi đơn vị (unity-gain frequency) của op-amp, do transistor vào tầng một quyết định. "C_c / g_m7" sai vì đó là nghịch đảo, có thứ nguyên thời gian chứ không phải tần số góc. "g_m7 × C_c" sai vì tích này sai thứ nguyên và mâu thuẫn với thực tế rằng tăng C_c làm zero tụt xuống tần số thấp hơn.

Đáp án đúng: "Separate the dominant and non-dominant poles to enhance stability". Khi đặt tụ bù Miller giữa ngõ vào và ngõ ra tầng hai, điện dung hiệu dụng ở nút vào bị nhân lên nên cực trội dời xuống thấp, đồng thời hồi tiếp qua tụ làm trở kháng nút ra giảm ở tần số cao nên cực không trội bị đẩy lên; hai cực cách xa nhau giúp tăng phase margin. "Lower the input impedance" sai vì tách cực nhắm vào vị trí các cực của hàm truyền, không phải điều chỉnh trở kháng vào của mạch. "Increase the output voltage" sai vì kỹ thuật này không đổi độ lợi DC hay biên độ ra, chỉ thay đổi đáp ứng tần số. "Increase the bandwidth" sai vì cực trội bị kéo xuống thấp hơn nên băng thông vòng hở thực ra giảm; đó là cái giá đổi lấy ổn định.

Đáp án đúng: "Negative feedback.". Hồi tiếp âm so sánh ngõ ra với ngõ vào và trừ sai lệch, nên biến động của độ lợi thuận và nhiễu, méo xâm nhập ở các tầng trong vòng (nhất là tầng ra) đều bị chia cho lượng hồi tiếp 1 + Aβ; độ lợi vòng kín chỉ còn phụ thuộc chủ yếu vào β của mạng thụ động. "Positive feedback." sai vì hồi tiếp dương cộng thêm tín hiệu vào chính nó, làm tăng độ nhạy và có thể dẫn tới bão hoà hay dao động, dùng cho mạch chốt hay dao động chứ không để giảm nhiễu. "No feedback." sai vì không có hồi tiếp thì mọi biến thiên của A và nhiễu nội tại đi thẳng ra ngõ ra mà không được nén. "None of the above." sai vì đã có một cấu trúc thoả yêu cầu là hồi tiếp âm.

Đáp án đúng: "The output voltage is out of phase with the input.". Bộ khuếch đại đảo đưa tín hiệu vào cực đảo của op-amp, độ lợi lý tưởng là −R_f/R_in, dấu trừ nghĩa là điện áp ra lệch 180° so với điện áp vào: vào tăng thì ra giảm. "The output voltage is in phase with the input." sai vì cùng pha là tính chất của bộ khuếch đại không đảo, nơi tín hiệu vào cực không đảo. "The output current is proportional to the input current." sai vì mạch được định nghĩa theo quan hệ điện áp; dòng ra phụ thuộc tải và không phải nguyên lý làm việc của mạch đảo. "The output voltage is always greater than the input." sai vì độ lớn độ lợi R_f/R_in có thể nhỏ hơn 1, khi đó ra nhỏ hơn vào; mạch đảo vẫn suy giảm được tín hiệu.

Đáp án đúng: "0.075". Ở tần số thấp A(0) = 40 V/V. Coi mạng hồi tiếp series-shunt lý tưởng (không tải lên điện trở vào 5 kΩ và điện trở ra 2 kΩ), độ lợi vòng kín là A_f = A/(1 + Aβ). Đặt 10 = 40/(1 + 40β) ⇒ 1 + 40β = 4 ⇒ β = 3/40 = 0.075. "0.025" sai vì đó là 1/40; với giá trị này 1 + Aβ = 2 và độ lợi vòng kín là 20 V/V chứ không phải 10. "0.100" sai vì đó là 1/β = 10 theo giả thiết độ lợi vòng hở vô hạn; với A chỉ 40 thì β = 0.1 cho 40/5 = 8 V/V, thấp hơn yêu cầu. "1.000" sai vì hồi tiếp toàn phần biến mạch thành bộ đệm, độ lợi vòng kín chỉ còn 40/41 ≈ 0.98 V/V.

Đáp án đúng: "8 V/V". Ở tần số thấp độ lợi vòng hở A(0) = 40 V/V; với β = 0.1 độ lợi vòng là Aβ = 4 và lượng hồi tiếp 1 + Aβ = 5. Bỏ qua tải của mạng hồi tiếp lên điện trở vào 5 kΩ và điện trở ra 2 kΩ, độ lợi vòng kín A_f = A/(1 + Aβ) = 40/5 = 8 V/V, thấp hơn mức lý tưởng 1/β = 10 V/V vì A không đủ lớn. "4 V/V" sai vì đó là độ lợi vòng Aβ, không phải độ lợi vòng kín. "40 V/V" sai vì đó là độ lợi vòng hở của bộ khuếch đại khi chưa có hồi tiếp, hồi tiếp âm phải làm nó giảm đi. "30 V/V" sai vì không có phép tính hồi tiếp nào cho ra giá trị này; muốn đạt 30 V/V thì β phải chỉ khoảng 0.0083.

Đáp án đúng: "Overshoot in the transient response.". Với hệ hồi tiếp bậc hai, phase margin 65.5° ứng với Q = 0.707 (đáp ứng tần số phẳng tối đa) còn 76.3° ứng với Q = 0.5 (tắt dần tới hạn). Nằm giữa hai mốc, 0.5 < Q < 0.707: biên độ tần số không có đỉnh nhưng hệ vẫn dưới tắt dần, nên đáp ứng bước còn vọt lố nhỏ (dưới 4.3%). "A maximally flat frequency response." sai vì tính chất đó chỉ đạt đúng tại PM = 65.5°; PM lớn hơn cho đáp ứng giảm sớm hơn, không còn phẳng tối đa. "Reduced gain compared to the amplifier without feedback." sai vì giảm độ lợi là hệ quả chung của mọi hồi tiếp âm, không phải dấu hiệu riêng của khoảng phase margin này. "Increased bandwidth." sai vì mở rộng băng thông cũng là tính chất chung của hồi tiếp âm, không phân biệt được hệ có phase margin trong khoảng đã cho.