DIC201 - Chương 8: Thanh ghi dịch và luồng bit

Đáp án đúng: "Half-duplex-in Full-duplex-out". Shift register thường phân loại theo cách dữ liệu vào và ra. "Serial-in Serial-out (SISO)" là dịch nối tiếp vào và ra; "Serial-in Parallel-out (SIPO)" nạp nối tiếp rồi đọc đồng thời; "Parallel-in Parallel-out (PIPO)" nạp và đọc song song. Đây đều là các chế độ thanh ghi dịch thường gặp. "Half-duplex-in Full-duplex-out" dùng thuật ngữ truyền thông hai chiều, không mô tả cách nạp và lấy dữ liệu của thanh ghi. Vì vậy chỉ mệnh đề này không thuộc nhóm mode shift register.

Đáp án đúng: "In the propagation delay time of one flip-flop". Nạp song song đưa cả tám bit tới các tầng tương ứng của thanh ghi cùng lúc; thao tác không dịch bit lần lượt qua tám tầng. Độ trễ tới đầu ra phụ thuộc vào thời gian lan truyền của một flip-flop trong đường dữ liệu, nên tần số clock 1 MHz không biến nó thành tám chu kỳ. "In 8 μs" là thời gian cần cho tám chu kỳ clock nếu nạp nối tiếp từng bit. "In the propagation delay time of eight flip-flops" cộng dồn độ trễ qua tám tầng dù chúng hoạt động song song. "In 1 μs" bằng một chu kỳ ở 1 MHz, không nhất thiết bằng độ trễ lan truyền của phần tử. Câu hỏi phân biệt rõ nạp song song với dịch nối tiếp.

Đáp án đúng: "A group of flip-flops used for data storage". Thanh ghi (register) là nhóm flip-flop dùng lưu một từ nhị phân; mỗi flip-flop thường giữ một bit "A logic gate" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "A memory cell" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "A binary counter" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "80 μs". Clock 100 kHz có chu kỳ 1/100000 giây, tức 10 μs. Nạp nối tiếp cần một chu kỳ cho mỗi bit, nên tám bit mất 8 × 10 μs = 80 μs; đây là phép nhân số bit với thời gian một chu kỳ. "8 μs" giả định mỗi bit chỉ mất 1 μs, tương đương clock 1 MHz. "80 ms" lớn hơn kết quả một nghìn lần do nhầm đơn vị mili giây với micro giây. "10 μs" chỉ đủ một chu kỳ clock và do đó chỉ nạp được một bit nối tiếp.

Đáp án đúng: "01111001". Thanh ghi dịch vào nối tiếp và xuất song song cập nhật một bit ở mỗi xung clock; sau hai xung, hai bit đầu vào đã đi vào các vị trí dịch tương ứng, còn các bit khác của trạng thái ban đầu vẫn dịch theo hướng xác định bởi cấu hình thanh ghi. Bit được đưa vào theo thứ tự right-most bit first nên hai bit đầu tiên là 1 rồi 0; kết hợp với trạng thái ban đầu 11100100 cho mẫu chốt 01111001. "01011110" và "00101101" không phản ánh đồng thời hướng dịch và thứ tự nạp đã cho. "10110101" là toàn bộ nhóm dữ liệu đầu vào, không phải trạng thái thanh ghi sau chỉ hai xung. Việc theo dõi từng xung tránh nhầm dữ liệu nạp với nội dung song song hiện thời.