DIC201 - Chương 10: Thiết bị logic khả trình

Đáp án đúng: "TCK, TMS, TDI, TDO". JTAG (Joint Test Action Group) boundary-scan dùng các chân TCK làm clock kiểm thử, TMS điều khiển trạng thái, TDI nhận dữ liệu nối tiếp và TDO xuất dữ liệu nối tiếp "Intest, extest, TDI, TDO" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "TDI, TDO, TCK, TMS" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "TDI, TDO, TCK, TMS, TLR" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "fine grained". Kiến trúc fine-grained gồm các khối logic cấu hình nhỏ và tương đối đơn giản, nên có thể ghép linh hoạt thành nhiều hàm khác nhau. "coarse grained" chỉ kiến trúc có khối logic lớn và phức tạp hơn, vì thế trái với điều kiện đề nêu. "hard core" là khối chức năng chuyên dụng đã chế tạo sẵn, còn "soft core" là lõi được mô tả bằng logic có thể cấu hình; hai thuật ngữ này phân biệt cách hiện thực lõi chứ không nói các configurable logic blocks có đơn giản hay không.

Đáp án đúng: "a one-time programmable". PAL (Programmable Array Logic) thường dùng cấu trúc cầu chì để người dùng lập trình một lần; khi ghi cấu hình, các liên kết được chọn bị đứt vĩnh viễn nên không thể xóa và lập trình lại như bộ nhớ xóa được. "an erasable programmable" mô tả thiết bị có thể xóa để tái sử dụng, không phải đặc tính PAL nêu trong câu. "electronically erasable and programmable" chỉ loại bộ nhớ có thể xóa bằng điện. "both (a) and (b)" gộp hai cách lập trình trái ngược nhau, nên không mô tả một PAL theo nghĩa thông dụng.

Đáp án đúng: "PLD programming language". VHDL là viết tắt của Very High Speed Integrated Circuit Hardware Description Language, nghĩa là ngôn ngữ mô tả phần cứng; nó thường được dùng để mô tả mạch số rồi tổng hợp cho PLD hoặc FPGA. "Logic device" gọi tên linh kiện, không phải ngôn ngữ. "Computer language" đúng theo nghĩa rộng vì VHDL là một ngôn ngữ máy tính, nhưng không chỉ rõ lĩnh vực phần cứng khả trình; lựa chọn PLD programming language mô tả mục đích sát câu hỏi hơn. "Very high density logic" không phải cách khai triển VHDL và nhầm phần Very High Speed Integrated Circuit với một cụm khác. Không lựa chọn nào chép nguyên cụm đầy đủ, nên đáp án được giữ theo mô tả chuyên ngành phù hợp nhất, đồng thời câu có chút nhập nhằng vì Computer language cũng đúng ở nghĩa khái quát.

Đáp án đúng: "Field-programmable gate array". FPGA mở rộng đúng thành Field-programmable gate array, mô tả mảng logic có thể cấu hình theo thiết kế. "Fast programmable gate array" thay Field bằng Fast nên sai từ đầu cụm, không phải tên chuẩn của FPGA. "Field-programmable generic array" giữ Field-programmable nhưng thay gate bằng generic, làm mất thành phần cổng logic trong tên. "Flash process gate application" không khớp các từ viết tắt F-P-G-A: Flash và process không diễn đạt field-programmable, còn application không phải array. Việc đối chiếu từng từ của acronym giúp phân biệt tên thiết bị với cụm từ nghe có vẻ gần nghĩa.

Đáp án đúng: "JTAG". JTAG là giao diện kiểm tra và cấu hình trong hệ thống, dùng chuỗi quét để truy cập các thanh ghi thiết bị và nạp cấu hình cho nhiều PLD/FPGA mà không cần tháo chip khỏi bo mạch. "USB" là chuẩn bus ngoại vi phổ biến nhưng không phải giao diện lập trình trong chip đặc trưng của PLD. "SPI" có thể được một số thiết bị dùng để nạp cấu hình, song không phải đáp án thường gặp cho cơ chế in-system programming của PLD trong câu này. "UART" là giao tiếp nối tiếp không đồng bộ dùng trao đổi dữ liệu, không phải cổng cấu hình chuẩn được hỏi. Đặc điểm boundary-scan và các đường TCK, TMS, TDI, TDO nhận diện JTAG.

Đáp án đúng: "Fuses". Trong SPLD kiểu cầu chì, ma trận liên kết ban đầu có các đường nối khả dụng; khi lập trình, các cầu chì được chọn bị đốt để ngắt những kết nối không cần. Trạng thái sau lập trình vì vậy tạo ra mẫu nối cố định, không thể phục hồi bằng thao tác ghi thông thường. "Switches" gợi ý phần tử chuyển mạch có thể điều khiển lặp lại, không phải liên kết permanent của ma trận cầu chì. "Gates" là phần tử thực hiện hàm logic chứ không phải cơ chế tạo liên kết hàng-cột. "Transistors" có thể cấu thành phần tử chuyển mạch khả trình ở một số công nghệ, nhưng câu hỏi về kiểu SPLD dùng kết nối vĩnh viễn đang nhắm tới cầu chì.

Đáp án đúng: "All above". Logic module trong FPGA có thể được cấu hình theo chế độ logic thông thường, chế độ số học hoặc số học chia sẻ, và chế độ extended LUT tùy kiến trúc thiết bị. Các chế độ này khai thác những đường dữ liệu và tài nguyên khác nhau bên trong khối logic khả trình. "normal mode" chỉ là một chế độ nên không bao quát toàn bộ câu hỏi. "arithmetic and shared arithmetic mode" mô tả các cấu hình hỗ trợ phép toán, nhưng bỏ qua hoạt động logic thông thường và LUT mở rộng. "extended LUT mode" chỉ nêu khả năng mở rộng bảng tra cứu. Phương án tổng hợp đúng vì cả ba dạng đều là các chế độ vận hành có thể lập trình của logic module.

Đáp án đúng: "electronic design interchange format". EDIF mở rộng thành Electronic Design Interchange Format, một định dạng trao đổi thiết kế điện tử giữa các công cụ EDA "electronic device interchange format" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "electrical design integrated fixture" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "electrically destructive input function" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "Assigning logic cells and interconnections in hardware". Place-and-route là bước công cụ tổng hợp bố trí các phần tử logic vào vị trí tài nguyên thực trên FPGA rồi định tuyến các kết nối giữa chúng. Vị trí và đường nối phải đáp ứng ràng buộc tài nguyên, thời gian và khả năng kết nối của chip. "Simulating the logic functions before compilation" là mô phỏng chức năng, dùng kiểm tra hành vi chứ không ánh xạ phần tử vào phần cứng. "Uploading the bitstream into the FPGA" là bước nạp cấu hình sau khi thiết kế đã được triển khai. "Converting HDL code into binary values" mô tả khái quát quá trình tạo cấu hình, không phải riêng thao tác đặt và định tuyến.

Đáp án đúng: "Text and graphic". Phần mềm phát triển PLD thường cho phép nhập thiết kế bằng mô tả văn bản như HDL hoặc bằng sơ đồ đồ họa biểu diễn cổng và kết nối. Cả hai cách đều mô tả cùng một logic và có thể được công cụ xử lý để tổng hợp thành cấu hình. "Text and numeric" không phải cặp phương pháp nhập thiết kế chuẩn vì giá trị số có thể là dữ liệu trong mô tả nhưng không phải hình thức thiết kế đối lập với văn bản. "Graphic and coded" dùng từ coded mơ hồ và không nêu kiểu mô tả văn bản phổ biến. "Compile and sort" là thao tác xử lý hoặc sắp xếp, không phải hai cách người thiết kế khai báo mạch. Do đó cặp text/graphic bao quát giao diện nhập thường dùng.

Đáp án đúng: "Joint Test Action Group". JTAG là tên viết tắt bắt nguồn từ Joint Test Action Group, nhóm xây dựng phương pháp kiểm tra biên mạch; tên nhóm sau đó gắn với chuẩn IEEE 1149.1 và giao tiếp truy cập kiểm tra. "Java Top Array Group" không liên quan đến kiểm tra phần cứng. "Joint Test Array Group" thay sai từ Action bằng Array. "Joint Time Analysis Group" cũng không khớp tên chuẩn và không mô tả chức năng boundary-scan.