Tất cả câu hỏi

Đáp án đúng: "An open circuit.". Khi đặt (reset) một nguồn dòng độc lập về không, dòng qua nhánh đó buộc bằng 0 với mọi điện áp trên hai cực, đúng tính chất của một nhánh hở. Vì vậy trong phép xếp chồng hay khi tìm điện trở Thévenin, nguồn dòng bị triệt tiêu được thay bằng hở mạch. "A short circuit." sai vì ngắn mạch là điện áp bằng 0, tương ứng với việc triệt tiêu nguồn áp độc lập chứ không phải nguồn dòng. "A resistor." sai vì một điện trở hữu hạn vẫn cho dòng tỉ lệ với điện áp, trái với điều kiện dòng bằng 0. "A nonlinear device model." sai vì nguồn đã tắt là phần tử lý tưởng tuyến tính, đơn giản là nhánh hở, không cần mô hình phi tuyến nào.

Đáp án đúng: "2π×3000rad/s". Tín hiệu v = V + V_a·cos(ωt + θ) có tần số góc ω = 2πf. Với f = 3 kHz = 3000 Hz, ω = 2π×3000 rad/s ≈ 18850 rad/s. Các dữ kiện còn lại dùng cho tham số khác: V = (700 + 300)/2 = 500 mV, V_a = (700 − 300)/2 = 200 mV, và từ v(0) = 400 mV có cos θ = −0.5, nên θ = ±120°; chúng không làm thay đổi ω. "2π×1000rad/s" sai vì ứng với tần số 1 kHz, không khớp 3 kHz của đề. "2π×3rad/s" sai vì quên đổi kilohertz sang hertz, coi 3 kHz như 3 Hz. "2π×6000rad/s" sai vì nhân đôi tần số, ứng với tín hiệu 6 kHz; công thức ω = 2πf không có thừa số 2 nào khác ngoài 2π.

Đáp án đúng: "0.90 mA". Ngay trước khi đóng khoá tụ chưa tích điện, v_C(0⁻) = 0, và điện áp tụ không nhảy tức thời nên v_C(0⁺) = 0. Tại t = 0⁺ tụ 10 pF tương đương ngắn mạch, nối tắt luôn điện trở 3 kΩ song song với nó, nên toàn bộ 1.8 V rơi trên điện trở 2 kΩ: i1 = 1.8 V/2 kΩ = 0.90 mA. "0.36 mA" sai vì đó là dòng ở trạng thái xác lập khi tụ đã nạp đầy và hở mạch, lúc 2 kΩ nối tiếp 3 kΩ: 1.8 V/5 kΩ. "1.5 mA" sai vì nó ứng với 1.8 V chia cho 1.2 kΩ, tức coi 2 kΩ song song 3 kΩ, trong khi điện trở 2 kΩ nằm nối tiếp trên đường từ nguồn tới nút chung.

Đáp án đúng: "5V". Để tìm phần đóng góp của nguồn 10 V theo phép xếp chồng, tắt nguồn dòng 1 mA bằng cách thay bằng hở mạch. Khi đó còn một vòng: điện trở 5 kΩ bên trái từ đất lên, nguồn 10 V (cực âm bên trái, cực dương bên phải), rồi điện trở 5 kΩ bên phải xuống đất. Dòng vòng I = 10 V/(5 kΩ + 5 kΩ) = 1 mA, nên điện áp hai cực ra (trên điện trở bên phải) là 1 mA × 5 kΩ = 5 V. "2.5 V" sai vì đó là phần đóng góp của nguồn dòng 1 mA khi tắt nguồn áp (1 mA × 5 kΩ ∥ 5 kΩ), không phải của nguồn 10 V. "10V" sai vì bỏ qua sụt áp trên điện trở 5 kΩ bên trái nối tiếp trong vòng; toàn bộ 10 V chỉ xuất hiện ở cực ra nếu điện trở đó bằng không. "15V" sai vì một mạch chia áp thụ động không thể cho điện áp lớn hơn chính nguồn 10 V nuôi nó.

Đáp án đúng: "A linearized device model.". Mô hình tín hiệu nhỏ của một linh kiện có được bằng cách tuyến tính hoá đặc tuyến phi tuyến quanh điểm làm việc DC: lấy đạo hàm tại điểm phân cực để thu các tham số như g_m, r_o, g_mb và các tụ ký sinh. Kết quả là một mạch tuyến tính gồm nguồn phụ thuộc, điện trở và tụ, đúng khi biên độ tín hiệu đủ nhỏ. "A nonlinear device model." sai vì mô hình phi tuyến là mô hình tín hiệu lớn, như phương trình Shichman-Hodges đầy đủ dùng để tìm điểm làm việc. "A Thévenin equivalent circuit." sai vì Thévenin là cách rút gọn một mạng tuyến tính nhìn từ hai cực, không phải định nghĩa của mô hình linh kiện tín hiệu nhỏ. "A resistor model." sai vì mô hình tín hiệu nhỏ của transistor còn có nguồn dòng điều khiển g_m·v_gs và các điện dung, không chỉ là điện trở.

Đáp án đúng: "50kΩ". Theo sơ đồ, nút ra v_O là máng PMOS M5 của tầng hai, phía dưới là nguồn dòng lý tưởng 0.2 mA có điện trở trong vô cùng. Vì vậy ở tần số thấp điện trở ra chỉ còn r_o5 = 1/(λ·I_D5) = 1/(0.1 V⁻¹ × 0.2 mA) = 50 kΩ; tụ bù 1 pF hở mạch ở tần số thấp nên không ảnh hưởng. "100kΩ" sai vì đó là r_o của một transistor mang 0.1 mA, như M2 hoặc M4 ở tầng một, không phải transistor ra mang 0.2 mA. "150kΩ" sai vì không có phép ghép nào của các r_o trong mạch cho ra giá trị này tại nút ra. "200kΩ" sai vì đó là kết quả khi lấy dòng 0.05 mA hoặc cộng nối tiếp hai r_o, trái với cấu trúc nút ra chỉ có một r_o5 song song với nguồn dòng lý tưởng.

Đáp án đúng: "Add a capacitor between the gate and drain of the second-stage transistor". Op-amp hai tầng có hai cực tần số thấp, một ở nút ra tầng một (cổng M7) và một ở nút ra v_O (máng M7), nên khi có hồi tiếp dễ mất pha dự trữ và dao động. Kỹ thuật chuẩn là bù Miller: thêm tụ C_c nối giữa cổng và máng của transistor tầng hai M7. Nhân Miller làm cực ở ngõ ra tầng một dời xuống rất thấp thành cực trội, còn cực ra bị đẩy lên cao (tách cực), nhờ đó pha dự trữ đủ lớn. "Increase the feedback resistance" sai vì đổi điện trở hồi tiếp chỉ đổi hệ số khuếch đại vòng kín, không xử lý hai cực gần nhau của bản thân op-amp. "Use smaller transistors in the second stage" sai vì thu nhỏ M7 làm giảm g_m7, kéo cực ra xuống thấp hơn nên pha dự trữ còn xấu đi. "Increase the bias current" sai vì tăng dòng chỉ dịch các cực và tốn công suất, không tạo cực trội tách xa cực thứ hai như tụ bù.

Đáp án đúng: "32μm". Đổi đơn vị: 26 dB ứng với độ lợi 20 V/V. Với L = 0.8 μm: λn = 0.10/0.8 = 0.125 V⁻¹, λp = 0.14/0.8 = 0.175 V⁻¹. Tầng hai: A2 = g_m7/(g_ds6 + g_ds7) = (2I_D7/V_ov7)/(I_D7(λn + λp)) = 2/(V_ov7 × 0.3) = 20, suy ra V_ov7 ≈ 0.333 V. Với I_D7 = I_D6 = 0.1 mA: (W/L)7 = 2I_D7/(μpCox·V_ov7²) = 2 × 100 μA/(45 μA/V² × 0.111 V²) ≈ 40, nên W7 = 40 × 0.8 μm = 32 μm. "16μm" sai vì đó là độ rộng của M3, M4 mang dòng 0.05 mA; dùng cho M7 thì V_ov7 ≈ 0.47 V và A2 chỉ còn khoảng 14 V/V (23 dB). "20μm" sai vì cho W/L = 25, V_ov7 ≈ 0.42 V và A2 ≈ 16 V/V, khoảng 24 dB, không đạt 26 dB. "40μm" sai vì đó là nhầm tỉ số W/L = 40 với độ rộng, quên nhân chiều dài kênh 0.8 μm; độ rộng này cho A2 vượt 26 dB.

Đáp án đúng: "The second-stage gain transistor and the bias currents in the input stage and the second stage.". Khi thiết kế op-amp hai tầng, M7 của tầng hai được chọn trước theo độ lợi tầng hai. Để không có offset hệ thống, khi hai ngõ vào bằng nhau thì V_GS4 phải bằng V_GS7, nghĩa là cùng mật độ dòng: (W/L)3,4/(W/L)7 = I_D3/I_D7 = (I_D5/2)/I_D6. Vì vậy tải tích cực M3, M4 được tỉ lệ hoá từ transistor độ lợi tầng hai theo dòng phân cực của hai tầng. "The product of the output resistance of the input stage and the input capacitance of the second gain stage." sai vì tích điện trở với điện dung là một hằng số thời gian xác định vị trí cực, không phải tỉ số kích thước transistor. "The transistors defining the bias currents." sai vì M5, M6 chỉ được tỉ lệ với nhau để chép dòng; chúng không đặt V_GS cho tải PMOS. "The input transistors and the bias current in the input stage." sai vì kích thước M1, M2 quyết định g_m và độ lợi tầng một, còn V_GS của tải phải khớp với M7 chứ không khớp với cặp vào NMOS.

Đáp án đúng: "1.58V". Điện áp vào chung lớn nhất bị chặn bởi điều kiện M1, M2 còn bão hoà: V_D1 ≥ V_G1 − V_t1. Máng M1 nối với M3 nối diode nên V_D1 = V_DD − |V_GS3| = 1.8 − (0.42 + 0.2) = 1.18 V. Do đó V_IC,max = V_D1 + V_t1 = 1.18 + 0.4 = 1.58 V; tương đương V_DD − |V_tp| − |V_ov3| + V_tn. Thân NMOS nối nguồn nên không có hiệu ứng thân làm đổi V_t. "1.60V" sai vì đó là kết quả khi lấy ngưỡng PMOS bằng ngưỡng NMOS 0.4 V, bỏ mất phần chênh 0.02 V của |V_tp| = 0.42 V. "1.81V" sai vì vượt cả V_DD = 1.8 V; với ngõ vào cao như vậy V_D1 thấp hơn V_G1 − V_t, M1 rơi vào vùng triode. "1.91V" sai vì còn cao hơn nữa so với V_DD, mức điện áp này đẩy cặp vào ra khỏi vùng bão hoà và không thể là giới hạn hoạt động hợp lệ.

Đáp án đúng: "Decreased.". Trong op-amp hai tầng bù Miller, khi tín hiệu vào lớn làm cặp vi sai chuyển hẳn sang một nhánh, toàn bộ dòng đuôi I_D5 nạp hoặc xả tụ C_c, nên tốc độ biến thiên điện áp ra bị giới hạn ở SR = I_D5/C_c. Tăng C_c với cùng dòng phân cực thì SR giảm. "Increased." sai vì nó đi ngược quan hệ tỉ lệ nghịch giữa SR và C_c; muốn tăng SR phải tăng dòng đuôi hoặc giảm tụ. "Unchanged." sai vì C_c nằm trực tiếp ở mẫu số của SR, nên mọi thay đổi của tụ đều làm SR đổi theo. "Negative." sai vì slew rate là độ lớn tốc độ thay đổi điện áp tối đa, luôn dương; tăng tụ chỉ làm giá trị này nhỏ đi chứ không đổi dấu.

Đáp án đúng: "316μS". Dòng đuôi I_BN = 0.1 mA chia đều nên I_D1 = I_D2 = 0.05 mA. Với W/L = 10 μm/1 μm = 10, β = μnCox·W/L = 100 μA/V² × 10 = 1 mA/V². Theo mô hình Shichman-Hodges ở vùng bão hoà, g_m = √(2β·I_D) = √(2 × 1 mA/V² × 0.05 mA) = √(10⁻⁷) ≈ 316 μS (tương ứng V_ov = 0.316 V). Trong mạch, tải gương M3, M4 thực ra là PMOS, nhưng điều đó không ảnh hưởng phép tính g_m của cặp vào NMOS. Vì g_m tỉ lệ với √(β·I_D), mỗi lần g_m nhỏ đi 10 lần đòi tích β·I_D nhỏ đi 100 lần, nên các giá trị nhỏ hơn đều là lỗi bậc đơn vị. "31.6μS" sai vì cần β·I_D nhỏ hơn 100 lần, chẳng hạn đọc nhầm 100 μA/V² thành 1 μA/V². "3.16μS" sai vì cần tích đó nhỏ hơn 10⁴ lần, không khớp bất kỳ số liệu nào của đề. "0.316μS" sai vì cần nhỏ hơn 10⁶ lần, tức nhầm cả μA lẫn mA trong β và I_D khi đổi đơn vị.

Đáp án đúng: "An increased influence of Cgd". Tầng common-source có độ lợi đảo A_v = −g_m·R_out với độ lớn lớn, và C_gd nối giữa ngõ vào (cổng) với ngõ ra (máng). Dòng qua C_gd tỉ lệ v_g(1 + |A_v|), nên nhìn từ ngõ vào nó tương đương một tụ C_gd(1 + |A_v|) xuống đất: hiệu ứng Miller khuếch đại ảnh hưởng của C_gd và thường quyết định cực ngõ vào. "A reduced influence of Cgs" sai vì C_gs nối từ cổng tới cực nguồn đang ở đất xoay chiều, không chịu nhân Miller; sự giảm C_gs là đặc trưng của source follower. "A single-ended output" sai vì ngõ ra đơn là do cấu trúc mạch, không phải hệ quả của hiệu ứng Miller. "Decreasing CL" sai vì Miller không làm giảm tụ tải; ở phía ra C_gd còn cộng thêm xấp xỉ C_gd(1 + 1/|A_v|) vào điện dung nút ra.

Đáp án đúng: "A reduced influence of Cgs". Ở source follower, cực nguồn bám theo cực cổng với độ lợi A_v ≈ 1, nên điện áp trên C_gs là v_g(1 − A_v) rất nhỏ; nhìn từ ngõ vào, C_gs chỉ còn tương đương C_gs(1 − A_v). Hiệu ứng Miller ở đây làm giảm (bootstrap) ảnh hưởng của C_gs. "An increased influence of Cgd" sai vì ở source follower cực máng nối ray nguồn, là đất xoay chiều, nên C_gd chỉ nằm từ cổng xuống đất, không bị nhân lên. "Decreasing RL" sai vì điện trở tải do mạch ngoài quyết định, hiệu ứng Miller chỉ biến đổi điện dung nhìn thấy chứ không thay đổi R_L. "A differential output" sai vì source follower là tầng ngõ vào đơn, ngõ ra đơn; hiệu ứng Miller không tạo ra ngõ ra vi sai.

Đáp án đúng: "It enhances common-mode rejection". Cặp vi sai khuếch đại hiệu hai ngõ vào và triệt phần chung: nhiễu nguồn, nhiễu ghép hay trôi nhiệt xuất hiện như nhau ở hai nhánh bị loại bỏ, cho tỉ số triệt chế độ chung (CMRR) cao; đây là lý do nó có mặt ở tầng vào của hầu hết op-amp. "It reduces power consumption significantly" sai vì cặp vi sai cần hai nhánh và một nguồn dòng đuôi, tiêu tốn dòng ít nhất ngang hoặc hơn một tầng đơn, không phải lựa chọn để tiết kiệm công suất. "It allows for single-ended signal processing" sai vì xử lý ngõ đơn vốn làm được bằng tầng một transistor; giá trị của cặp vi sai nằm ở xử lý tín hiệu vi sai. "It is simpler to design compared to single-transistor stages" sai vì nó phức tạp hơn: cần hai transistor khớp nhau, nguồn dòng đuôi và tải đối xứng.

Đáp án đúng: "50 kΩ". Theo sơ đồ, nguồn dòng đuôi 0.2 mA chia đều nên I_D2 = I_D4 = 0.1 mA. Mỗi transistor có r_o = 1/(λ·I_D) = 1/(0.1 V⁻¹ × 0.1 mA) = 100 kΩ. Nhìn vào nút ra v_O (máng M2 nối máng M4), máng M2 nhìn thấy r_o2 xuống phía nguồn chung, còn máng M4 nhìn thấy r_o4 lên V_DD; hai điện trở này song song nên R_out ≈ r_o2 ∥ r_o4 = 100 kΩ ∥ 100 kΩ = 50 kΩ. "100 kΩ" sai vì đó chỉ là r_o của một transistor, bỏ quên nhánh song song còn lại tại nút ra. "200 kΩ" sai vì đó là kết quả khi cộng nối tiếp r_o2 với r_o4, hoặc khi tính r_o với dòng 0.05 mA; cả hai đều trái với mạch, nơi hai điện trở song song và mỗi nhánh mang 0.1 mA. "150 kΩ" sai vì không có cách ghép nào của hai điện trở 100 kΩ cho ra giá trị này; nó lớn hơn cả từng r_o, trong khi phép song song luôn cho kết quả nhỏ hơn.

Đáp án đúng: "The difference between the input voltages". Điện áp vào vi sai được định nghĩa là v_ID = v_IN1 − v_IN2, tức hiệu của hai điện áp vào; phần còn lại của tín hiệu là điện áp vào chung v_IC = (v_IN1 + v_IN2)/2, và mỗi ngõ vào có thể viết lại thành v_IC ± v_ID/2. "Only on the common-mode input voltage" sai vì điện áp chung là trung bình của hai ngõ vào, chính là thành phần mà cặp vi sai cố tình loại bỏ, không phải đại lượng vi sai. "Only on the differential input voltage" sai vì đây là câu nói vòng, mô tả một thứ phụ thuộc vào điện áp vi sai chứ không cho biết điện áp vi sai được tính từ hai ngõ vào ra sao. "The sum of the input voltages" sai vì tổng hai ngõ vào (chia hai) cho điện áp chung; khi hai ngõ vào bằng nhau thì tổng khác không nhưng tín hiệu vi sai bằng không.

Đáp án đúng: "The tail current source and circuit symmetry". Trong cặp vi sai có tải đối xứng, nguồn dòng đuôi I_SS chia đều cho hai nhánh khi không có tín hiệu vi sai, mỗi nhánh mang I_SS/2, nên điện áp ra chế độ chung xấp xỉ V_DD − R_D·I_SS/2: nó do dòng đuôi và sự đối xứng của hai nhánh quyết định. "The input common-mode voltage" sai vì với nguồn dòng đuôi lý tưởng, thay đổi điện áp vào chung chỉ dời điện áp nút nguồn chung v_S, dòng mỗi nhánh vẫn là I_SS/2 nên điện áp ra chung gần như không đổi. "The transistor's threshold voltage" sai vì V_t chỉ ảnh hưởng V_GS và v_S, không đổi dòng nhánh đã bị nguồn đuôi ấn định. "The power supply noise" sai vì nhiễu nguồn là nhiễu loạn chồng lên điểm làm việc, không phải đại lượng thiết lập mức ra chung; chính cấu trúc vi sai còn giúp triệt nó như một tín hiệu chung.

Đáp án đúng: "To interface with the physical world via transducers and sensors.". Đại lượng vật lý như âm thanh, ánh sáng, nhiệt độ, sóng vô tuyến đều liên tục; cảm biến và bộ chuyển đổi cho ra tín hiệu tương tự nhỏ cần được khuếch đại, lọc, chuyển đổi ADC/DAC trước và sau khi xử lý số, nên mạch tương tự vẫn không thể thiếu. "Because all modern systems are fully analog." sai vì đa số hệ thống hiện đại xử lý chủ yếu bằng số, phần tương tự chỉ nằm ở biên giao tiếp. "Because digital circuits are less reliable than analog circuits." sai vì mạch số thường bền với nhiễu và biến thiên công nghệ hơn mạch tương tự, nên đó không phải lý do. "To increase the complexity of analog systems beyond digital systems." sai vì tăng độ phức tạp không phải là mục tiêu thiết kế, và xu hướng là chuyển chức năng sang miền số càng nhiều càng tốt.

Đáp án đúng: "32". Bản điều chỉnh năm 1975 của định luật Moore dự đoán số linh kiện trên mỗi die tăng gấp đôi sau mỗi hai năm, nên trong 10 năm có 5 lần nhân đôi, hệ số tăng là 2^5 = 32. "10" sai vì đó là cách đọc tăng tuyến tính hoặc tăng một bậc thập phân, không phản ánh quy luật nhân đôi theo hàm mũ. "1024" sai vì 2^10 ứng với nhân đôi mỗi năm, tức nhịp của phát biểu ban đầu năm 1965 chứ không phải bản 1975. "128" sai vì 2^7 đòi bảy lần nhân đôi trong 10 năm, tức chu kỳ khoảng 17 tháng, không khớp với nhịp hai năm của bản 1975.