Tất cả câu hỏi

Đáp án đúng: "SSI". SSI (Small-Scale Integration) chỉ mạch tích hợp mật độ nhỏ, thường chứa một số ít cổng logic cơ bản; IC gồm bốn cổng AND thuộc quy mô này. "MSI" (Medium-Scale Integration) thường tích hợp nhiều chức năng hoặc số lượng cổng lớn hơn một nhóm nhỏ cổng đơn giản. "SMT" là công nghệ lắp ráp linh kiện dán bề mặt, không phải mức độ tích hợp logic. "SOIC" là kiểu vỏ IC Small Outline Integrated Circuit, mô tả hình dạng đóng gói chứ không cho biết độ phức tạp logic bên trong. Cần phân biệt số cổng/mức tích hợp với phương pháp gắn lên bo mạch và loại vỏ linh kiện.

Đáp án đúng: "16.7 MHz". Mỗi chu kỳ phải đáp ứng cả thời gian HIGH tối thiểu 20 ns lẫn thời gian LOW tối thiểu 40 ns, nên chu kỳ ngắn nhất là 60 ns. Tần số cực đại bằng nghịch đảo chu kỳ này, xấp xỉ 1/(60 ns) = 16.7 MHz. "25 MHz" tương ứng chu kỳ 40 ns và "20 MHz" tương ứng 50 ns, đều không đủ tổng thời gian mức cao và thấp. "10 MHz" có chu kỳ 100 ns nên hoạt động được nhưng thấp hơn giới hạn cực đại.

Đáp án đúng: "Monostable multivibrator". One-shot là mạch đa hài đơn ổn (monostable multivibrator), có một trạng thái ổn định và khi kích tạo một xung rồi tự trở về. "Astable multivibrator" không có trạng thái ổn định và tự dao động liên tục, nên không phải one-shot. "Timer" là mô tả chức năng rộng của mạch định thời chứ không xác định riêng loại đa hài; một one-shot có thể được dùng như timer nhưng không phải mọi timer đều là one-shot. "Answers (a) and (c)" gộp loại mạch đúng với một ứng dụng có thể có, nên kém chính xác khi câu hỏi hỏi “type of”. "Answers (b) and (c)" chứa astable nên sai về loại mạch.

Đáp án đúng: "J = 1, K = 0". Với flip-flop J-K, tổ hợp J = 1 và K = 0 đặt đầu ra Q lên 1, nên được gọi là thao tác SET. "J = 0, K = 0" giữ nguyên trạng thái trước đó; nó không ép Q lên mức 1. "J = 0, K = 1" reset Q về 0. "J = 1, K = 1" làm flip-flop đảo trạng thái tại cạnh clock tác động, nên kết quả phụ thuộc trạng thái ban đầu thay vì luôn đặt Q lên 1. Phân biệt SET và RESET bằng từng đầu vào giúp đọc đúng bảng chức năng: J điều khiển đặt, K điều khiển xóa khi đầu vào còn lại ở 0.

Đáp án đúng: "Cause the output to assume a state dependent on the controlling (J-K or D) inputs". Clock xác định thời điểm flip-flop nhận các đầu vào điều khiển và cập nhật trạng thái; giá trị tiếp theo phụ thuộc loại mạch và các ngõ J-K hoặc D. "Clear the device" và "Set the device" là chức năng của các ngõ set/reset riêng, không phải tác dụng tổng quát của clock. "Always cause the output to change states" sai vì trạng thái mới có thể bằng trạng thái cũ, chẳng hạn D giữ nguyên hoặc J=K=0.

Đáp án đúng: "All of the above". Công suất động của flip-flop gần đúng theo P = αCV²f, trong đó α biểu thị switching activity, C là điện dung chuyển mạch, V là điện áp nguồn và f là tần số clock. Tần số cao làm tăng số lần chuyển mạch mỗi giây; điện áp ảnh hưởng theo bình phương; hoạt động chuyển trạng thái quyết định mức điện dung được nạp xả. Vì vậy cả ba đại lượng được hỏi đều ảnh hưởng đến công suất động, dù công suất tổng còn có thể gồm thành phần nội tại khác. "Clock frequency" ảnh hưởng số lần chuyển mạch trong một giây nhưng không đơn độc xác định công suất. "Supply voltage" ảnh hưởng mạnh nhưng không bao quát tần số và hoạt động chuyển mạch. "Switching activity" phản ánh mức đổi trạng thái nhưng không thay thế V và f. Các phương án đơn lẻ có ý đúng nhưng không nêu đủ các yếu tố.

Đáp án đúng: "A, B, C, and D". Domain của biểu thức Boolean là tập biến có xuất hiện trong biểu thức. Biến A xuất hiện trong tích đầu và tích thứ hai; biến B có mặt ở cả hai tích đó và ở hạng tử riêng; biến C xuất hiện trong tích đầu và hạng tử tiếp theo; biến D cũng nằm trong tích đầu. Dấu bù trên B không tạo biến mới mà chỉ đổi cách dùng chính biến B. "A and D" bỏ sót biến thứ hai và biến thứ ba, dù cả hai xuất hiện trong hạng tử biểu thức. "B only" bỏ qua các biến khác. "None of all above" không đúng vì tập đầy đủ các biến đã được nêu. Khi tìm domain, cần liệt kê biến duy nhất, không đếm số lần lặp hay xem biến bù là một biến khác.

Đáp án đúng: "A". Theo luật hấp thụ của đại số Boolean, A + AB = A: khi A bằng 1 thì tổng đã bằng 1 bất kể B, còn khi A bằng 0 thì cả hai hạng đều bằng 0. "AB" chỉ bằng 1 khi cả A và B cùng bằng 1, nên không tương đương với A trong trường hợp A=1, B=0. "B" phụ thuộc vào B thay vì A nên cho kết quả sai khi A=1 và B=0. "A + B" có thể bằng 1 ngay cả lúc A=0, B=1, trong khi biểu thức ban đầu khi ấy bằng 0. Kiểm tra hai biến theo các giá trị logic xác nhận phép hấp thụ loại bỏ hạng AB.

Đáp án đúng: "The sum of the complements". Định luật De Morgan cho biết phần bù của tích bằng tổng các phần bù: (AB)′ = A′ + B′ "The complement of the sum" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "The product of the complements" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "All above" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "a 4-pair color code". Cáp UTP Ethernet thường có bốn đôi dây xoắn, mỗi đôi được nhận diện bằng mã màu gồm dây màu đặc và dây trắng pha màu tương ứng; quy ước đó giúp phân biệt tám dây khi bấm đầu nối. "a 10-pair color code" dùng cho bó cáp nhiều đôi lớn hơn, không phản ánh cấu trúc bốn đôi của cáp UTP thông dụng. "the resistor color code" là hệ đánh dấu trị số điện trở, không dùng để quy định cặp dây trong cáp mạng. "the primary colors" không phải quy tắc định danh dây tiêu chuẩn vì các màu cơ bản không đủ mô tả thứ tự và phối hợp của các đôi. Số đôi là dấu hiệu phân biệt chính trong câu này.

Đáp án đúng: "input waveforms". Functional simulation kiểm tra hành vi logic của thiết kế bằng cách áp các tổ hợp đầu vào theo thời gian rồi quan sát kết quả mô phỏng; do đó người dùng phải cung cấp dạng sóng đầu vào. "specific target device" cần thiết cho các bước gắn thiết kế với linh kiện và phân tích phụ thuộc công nghệ, không phải điều kiện cốt lõi của mô phỏng chức năng. "output waveform" là kết quả được mô phỏng để xem, không phải kích thích đầu vào. "HDL" là mô tả thiết kế đang được kiểm tra, không phải dạng stimulus mà câu hỏi yêu cầu chỉ định.

Đáp án đúng: "electronic design interchange format". EDIF mở rộng thành Electronic Design Interchange Format, một định dạng trao đổi thiết kế điện tử giữa các công cụ EDA "electronic device interchange format" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "electrical design integrated fixture" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "electrically destructive input function" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "All above". Logic module trong FPGA có thể được cấu hình theo chế độ logic thông thường, chế độ số học hoặc số học chia sẻ, và chế độ extended LUT tùy kiến trúc thiết bị. Các chế độ này khai thác những đường dữ liệu và tài nguyên khác nhau bên trong khối logic khả trình. "normal mode" chỉ là một chế độ nên không bao quát toàn bộ câu hỏi. "arithmetic and shared arithmetic mode" mô tả các cấu hình hỗ trợ phép toán, nhưng bỏ qua hoạt động logic thông thường và LUT mở rộng. "extended LUT mode" chỉ nêu khả năng mở rộng bảng tra cứu. Phương án tổng hợp đúng vì cả ba dạng đều là các chế độ vận hành có thể lập trình của logic module.

Đáp án đúng: "0000". Bộ đếm modulo 13 cần đi qua 13 trạng thái khác nhau rồi quay về trạng thái bắt đầu; cách khởi tạo thông thường là 0, tức 0000. Chuỗi đếm có thể chạy từ 0000 đến 1100, tổng cộng 13 giá trị, sau đó logic reset đưa nó về đầu chu kỳ. "1111" là 15 và thường là trạng thái vượt quá chu kỳ cần thiết. "1101" là 13, không phải giá trị bắt đầu của bộ đếm modulo 13. "1100" là 12, trạng thái cuối trước khi quay vòng chứ không phải trạng thái ban đầu.

Đáp án đúng: "Both (a) and (b)". Một máy trạng thái Moore gồm logic tổ hợp và phần tử nhớ: logic tổ hợp tính chuỗi chuyển trạng thái kế tiếp, còn flip-flop lưu trạng thái hiện tại. Câu hỏi rút gọn mô tả hai thành phần này thành “logic tổ hợp xác định” cả sequence lẫn memory, nên cách viết dễ hiểu nhầm rằng logic tổ hợp tự lưu dữ liệu; bộ nhớ thực tế nằm ở flip-flop. "Sequences" nêu phần logic tổ hợp nhưng bỏ phần nhớ, còn "Memory" nêu phần tử lưu trạng thái mà bỏ logic xác định chuyển tiếp. "Neither (a) nor (b)" không phù hợp vì cả chuỗi chuyển trạng thái lẫn bộ nhớ đều hiện diện trong mô hình Moore. Do cách diễn đạt gộp hai khối, đáp án giữ theo ý định cấu trúc của câu và khóa in.

Đáp án đúng: "Answers (a) and (c)". Máy trạng thái Mealy tạo đầu ra từ cả trạng thái hiện tại lẫn đầu vào hiện tại: y = f(S, X). Vì đầu vào thay đổi có thể làm đầu ra đổi ngay cả khi máy chưa chuyển trạng thái, đầu ra không chỉ phụ thuộc vào một giá trị trạng thái lưu trữ. "Inputs" nêu một biến cần thiết nhưng bỏ qua trạng thái hiện tại. "Present state" cũng là một phần của hàm đầu ra, nhưng đứng riêng thì không đầy đủ. "Next state" được tính từ trạng thái hiện tại và đầu vào, song không phải biến trực tiếp quyết định đầu ra theo định nghĩa Mealy. Do đó nội dung tổng hợp đầu vào và trạng thái hiện tại mô tả đúng mô hình.

Đáp án đúng: "higher noise margin". Noise margin là khoảng điện áp nhiễu mà mạch vẫn phân biệt đúng mức logic. CMOS thường có biên độ nhiễu cho phép lớn hơn TTL trong các điều kiện nguồn và tải phù hợp, nên tín hiệu có thể bị nhiễu thêm mà vẫn được nhận dạng đúng. "lower noise margin" nêu ngược lại đặc tính đang giải thích. "input capacitance" ảnh hưởng tải và tốc độ chuyển mạch, không phải lý do trực tiếp cho khả năng chống nhiễu. "smaller power dissipation" là ưu điểm tiêu thụ điện, không tự quyết định mức nhiễu logic.

Đáp án đúng: "74HC00". 74HC00 thuộc họ CMOS tốc độ cao (High-speed CMOS), không phải họ TTL "74F00" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "74AS00" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "74ALS00" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "64 kB". Theo cấu hình được nhắm tới trong câu, mỗi một trong hai bộ nhớ nội bộ có dung lượng 64 kB; đây là dung lượng từng khối, không phải tổng hai khối. Họ TMS320C6000 có nhiều thành viên và cấu hình bộ nhớ có thể khác theo mã chip, nên con số này không nên khái quát thành đặc tính của mọi thiết bị trong cả họ. "1 MB" và "512 kB" lớn hơn dung lượng mỗi khối theo cấu hình đang xét. "32 kB" bằng một nửa giá trị được chốt. Khi đọc thông số DSP cần đối chiếu mã linh kiện cụ thể; do câu không chỉ rõ chip, giữ mức 64 kB theo đáp án đã chốt với phạm vi nêu trên.

Đáp án đúng: "greater than twice the highest signal frequency". Định lý lấy mẫu yêu cầu lấy mẫu ít nhất ở mức hai lần tần số cao nhất của tín hiệu để có thể khôi phục thành phần phổ mà không bị chồng lấn; trong thực tế người ta thường chọn tần số cao hơn giới hạn Nyquist. "less than half the highest signal frequency" thấp hơn mức cần thiết và gây aliasing. "less than half the lowest signal frequency" cũng không đảm bảo bắt được thành phần cao. "greater than the lowest signal frequency" chỉ so với thành phần thấp nhất, nên chưa đủ điều kiện.