CMOS operates more reliably than TTL in a high-noise environment because of its

Đáp án đúng: "higher noise margin". Noise margin là khoảng điện áp nhiễu mà mạch vẫn phân biệt đúng mức logic. CMOS thường có biên độ nhiễu cho phép lớn hơn TTL trong các điều kiện nguồn và tải phù hợp, nên tín hiệu có thể bị nhiễu thêm mà vẫn được nhận dạng đúng. "lower noise margin" nêu ngược lại đặc tính đang giải thích. "input capacitance" ảnh hưởng tải và tốc độ chuyển mạch, không phải lý do trực tiếp cho khả năng chống nhiễu. "smaller power dissipation" là ưu điểm tiêu thụ điện, không tự quyết định mức nhiễu logic.