Chủ đề của ACD301 - Thiết kế vi mạch tương tự

ACD301 - Chương 5: Bộ khuếch đại nhiều tầng

Nối tiếp hai tầng khuếch đại thì độ lợi nhân lên: op-amp hai tầng ghép một cặp vi sai ở đầu vào với một tầng khuếch đại thứ hai ở đầu ra, nhờ đó vừa đạt độ lợi lớn vừa để ngõ ra dao động gần sát hai đường nguồn, đổi lại tốn thêm một nhánh dòng. Lối khác là giữ một tầng nhưng nâng trở kháng ra bằng transistor cascode. Kiểu cascode xếp thẳng hàng cho độ lợi cao với ít nhánh dòng, nhưng mỗi transistor chồng thêm lại ăn bớt khoảng điện áp dành cho tín hiệu, nên khó dùng khi điện áp nguồn thấp. Kiểu cascode gập (folded cascode) bẻ đường tín hiệu sang transistor loại ngược lại để nới khoảng điện áp ấy, đổi bằng dòng tiêu thụ lớn hơn. Người học đứng trước một yêu cầu cụ thể, chẳng hạn nguồn thấp hay tải nặng, và biết nên bắt đầu từ cấu trúc nào.

Xem danh sách câu hỏi4 câu hỏi100% có giải thích

Bắt đầu bằng Chế độ học nếu bạn muốn đáp án và giải thích hiện ngay sau mỗi câu — không bấm giờ, dừng lúc nào cũng được. Chọn Thi thử khi muốn biết mình đang ở đâu: có bấm giờ, chấm điểm ở cuối, và giải thích chỉ mở sau khi nộp.

Học ngân hàng câu hỏi của chủ đề

Luyện tập theo chủ đề này

4Câu hỏi hiện có

Câu hỏi của chủ đề

4/4 câuHết danh sách
A1.58V
B1.60V
C1.81V
D1.91V
Lời giải
Đáp án đúng: "1.58V". Điện áp vào chung lớn nhất bị chặn bởi điều kiện M1, M2 còn bão hoà: V_D1 ≥ V_G1 − V_t1. Máng M1 nối với M3 nối diode nên V_D1 = V_DD − |V_GS3| = 1.8 − (0.42 + 0.2) = 1.18 V. Do đó V_IC,max = V_D1 + V_t1 = 1.18 + 0.4 = 1.58 V; tương đương V_DD − |V_tp| − |V_ov3| + V_tn. Thân NMOS nối nguồn nên không có hiệu ứng thân làm đổi V_t. "1.60V" sai vì đó là kết quả khi lấy ngưỡng PMOS bằng ngưỡng NMOS 0.4 V, bỏ mất phần chênh 0.02 V của |V_tp| = 0.42 V. "1.81V" sai vì vượt cả V_DD = 1.8 V; với ngõ vào cao như vậy V_D1 thấp hơn V_G1 − V_t, M1 rơi vào vùng triode. "1.91V" sai vì còn cao hơn nữa so với V_DD, mức điện áp này đẩy cặp vào ra khỏi vùng bão hoà và không thể là giới hạn hoạt động hợp lệ.
Mở trang câu hỏi này →
AIncrease the feedback resistance
BAdd a capacitor between the gate and drain of the second-stage transistor
CUse smaller transistors in the second stage
DIncrease the bias current
Lời giải
Đáp án đúng: "Add a capacitor between the gate and drain of the second-stage transistor". Op-amp hai tầng có hai cực tần số thấp, một ở nút ra tầng một (cổng M7) và một ở nút ra v_O (máng M7), nên khi có hồi tiếp dễ mất pha dự trữ và dao động. Kỹ thuật chuẩn là bù Miller: thêm tụ C_c nối giữa cổng và máng của transistor tầng hai M7. Nhân Miller làm cực ở ngõ ra tầng một dời xuống rất thấp thành cực trội, còn cực ra bị đẩy lên cao (tách cực), nhờ đó pha dự trữ đủ lớn. "Increase the feedback resistance" sai vì đổi điện trở hồi tiếp chỉ đổi hệ số khuếch đại vòng kín, không xử lý hai cực gần nhau của bản thân op-amp. "Use smaller transistors in the second stage" sai vì thu nhỏ M7 làm giảm g_m7, kéo cực ra xuống thấp hơn nên pha dự trữ còn xấu đi. "Increase the bias current" sai vì tăng dòng chỉ dịch các cực và tốn công suất, không tạo cực trội tách xa cực thứ hai như tụ bù.
Mở trang câu hỏi này →
A50kΩ
B100kΩ
C150kΩ
D200kΩ
Lời giải
Đáp án đúng: "50kΩ". Theo sơ đồ, nút ra v_O là máng PMOS M5 của tầng hai, phía dưới là nguồn dòng lý tưởng 0.2 mA có điện trở trong vô cùng. Vì vậy ở tần số thấp điện trở ra chỉ còn r_o5 = 1/(λ·I_D5) = 1/(0.1 V⁻¹ × 0.2 mA) = 50 kΩ; tụ bù 1 pF hở mạch ở tần số thấp nên không ảnh hưởng. "100kΩ" sai vì đó là r_o của một transistor mang 0.1 mA, như M2 hoặc M4 ở tầng một, không phải transistor ra mang 0.2 mA. "150kΩ" sai vì không có phép ghép nào của các r_o trong mạch cho ra giá trị này tại nút ra. "200kΩ" sai vì đó là kết quả khi lấy dòng 0.05 mA hoặc cộng nối tiếp hai r_o, trái với cấu trúc nút ra chỉ có một r_o5 song song với nguồn dòng lý tưởng.
Mở trang câu hỏi này →
AIncrease the voltage gain
BDrive a low-impedance load
CImprove the phase margin
DFilter high-frequency noise
Lời giải
Đáp án đúng: "Increase the voltage gain". Trong op-amp hai tầng, tầng một là cặp vi sai cho độ lợi vừa phải và chuyển vi sai sang ngõ đơn, còn tầng hai thường là tầng common-source (như M7 có tải nguồn dòng) nhằm nhân thêm độ lợi điện áp và mở rộng dải điện áp ra; độ lợi tổng là tích độ lợi hai tầng. "Drive a low-impedance load" sai vì tầng common-source có điện trở ra lớn (cỡ r_o ∥ r_o), lái tải trở thấp là việc của tầng đệm ra như source follower. "Improve the phase margin" sai vì thêm tầng là thêm một cực, làm pha dự trữ xấu đi; phải dùng tụ bù Miller để khắc phục. "Filter high-frequency noise" sai vì lọc nhiễu không phải mục đích của tầng khuếch đại này; giới hạn băng thông do bù tần số là hệ quả phụ, không phải chức năng chính.
Mở trang câu hỏi này →

Đề có câu hỏi của chủ đề này

1 đề chứa ít nhất một câu thuộc chủ đề — mở đề để làm cả bộ, không chỉ từng câu.