Câu hỏi: DIC201 Kỹ thuật số – Bộ ôn tập cuối kỳ số 2
50 câu trắc nghiệm kèm lời giải của môn DIC201 - Kỹ thuật số, xếp đúng thứ tự trong đề. Trang 3/3 — câu 41–50.
Danh sách câu hỏi
50/50 câuHết danh sách
A4 bits
B6 bits
C8 bits
D12 bits
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "8 bits". BCD mã hóa từng chữ số thập phân riêng bằng một nibble 4 bit "4 bits" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "6 bits" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "12 bits" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.
42A 3-bit parallel adder can add4 lựa chọn
AThree 2-bit binary numbers
BTwo 3-bit binary numbers
CThree bits at a time
DThree bits in sequence
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "Two 3-bit binary numbers". Bộ cộng song song 3 bit có ba tầng cộng tương ứng các vị trí bit, cộng hai toán hạng rộng ba bit cùng carry lan truyền giữa các tầng; kết quả có thể cần bit carry thứ tư. "Three 2-bit binary numbers" mô tả ba toán hạng, không phải hai toán hạng ba bit. "Three bits at a time" chỉ nói số vị trí xử lý song song và không nêu phép cộng hai số cụ thể. "Three bits in sequence" mô tả thao tác nối tiếp theo thời gian, trái với kiến trúc parallel adder.
43A DAC is a4 lựa chọn
Adigital-to-analog computer
Bdigital analysis calculator
Cdata accumulation converter
Ddigital-to-analog converter
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "digital-to-analog converter". DAC là bộ chuyển đổi số sang tương tự: nó nhận mã số ở đầu vào và tạo điện áp hoặc dòng điện tương tự tỷ lệ với giá trị mã, thường qua mạng chuyển đổi và mạch giữ/lọc. "digital-to-analog computer" nhầm tên thiết bị chuyển đổi với máy tính. "digital analysis calculator" không phải tên chuẩn của khối chuyển đổi. "data accumulation converter" cũng không khai triển đúng chữ viết tắt DAC. Khi phân biệt DAC và ADC, chiều chuyển đổi là điểm cốt lõi: DAC đi từ biểu diễn số tới tín hiệu liên tục, còn ADC lấy mẫu và lượng tử hóa tín hiệu tương tự thành mã số.
44Which of following is not a type of ADC?4 lựa chọn
AFlash ADC
BDual slope ADC
CRecessive approximation ADC
Dsigma-delta ADC
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "Recessive approximation ADC". “Recessive approximation ADC” không phải tên kiến trúc ADC chuẩn; thuật ngữ đúng thường là successive-approximation ADC "Flash ADC" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "Dual slope ADC" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "sigma-delta ADC" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.
45DSPs are typically programmed in4 lựa chọn
Aassembly level languages
Bthe C programming language
Cneither (a) nor (b)
Dboth (a) and (b)
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "both (a) and (b)". DSP thường được lập trình bằng assembly để kiểm soát sát tập lệnh và tối ưu thời gian thực, đồng thời nhiều họ DSP hỗ trợ C để phát triển dễ bảo trì và dùng trình biên dịch chuyển mã xuống phần cứng. "assembly level languages" đúng nhưng chưa bao quát cách lập trình phổ biến bằng C. "the C programming language" cũng đúng nhưng không bao quát mã assembly. "neither (a) nor (b)" sai vì cả hai dạng ngôn ngữ đều được dùng trong phát triển phần mềm DSP.
46An LS TTL gate can drive a maximum of4 lựa chọn
A20 unit loads
B10 unit loads
C40 unit loads
Dunlimited unit loads
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "20 unit loads". Fan-out là số đầu vào cùng họ logic mà một ngõ ra có thể điều khiển trong khi vẫn đảm bảo mức logic hợp lệ; với cổng LS TTL, khả năng kéo xuống và kéo lên khác nhau nên phải xét các dòng điện chuẩn của họ LS. Giá trị tối đa thường nêu cho LS TTL là 20 tải đơn vị. "10 unit loads" thấp hơn mức fan-out quy ước của cổng này. "40 unit loads" vượt khả năng dòng đầu ra bảo đảm, có thể làm mức điện áp không còn nằm trong vùng logic hợp lệ. "unlimited unit loads" không thể đúng vì mỗi tải tiêu thụ dòng và điện dung, khiến số tải thực tế luôn bị giới hạn.
47An open TTL NOR gate input6 lựa chọn
Aacts as a LOW
Bacts as a HIGH
Cshould be grounded
Dshould be connected to V_CC through a resistor
Eanswers (b) and (c)
Fanswers (a) and (c)
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "answers (b) and (c)". Đầu vào TTL để hở thường được diễn giải như HIGH do cấu trúc ngõ vào TTL; đây là hành vi điện có thể quan sát, không phải cách nối nên dùng trong mạch ổn định. Đầu vào không dùng của cổng NOR cần được buộc LOW, thường nối đất, để không gây nhiễu và giữ đúng hàm logic. Vì vậy phát biểu "acts as a HIGH" mô tả trạng thái thường gặp khi để hở, còn "should be grounded" nêu cách xử lý đúng; lựa chọn gộp bao quát cả hai. "acts as a LOW" sai vì đầu vào hở TTL thường HIGH. "should be connected to V_CC through a resistor" sẽ kéo đầu vào lên HIGH thay vì buộc mức LOW cho cổng NOR. "answers (a) and (c)" chứa nhận định acts as a LOW nên gộp đó sai. Lựa chọn chỉ nói HIGH thiếu khuyến nghị nối mức xác định.
AMoore
BMealy
CSynchronous
DAsynchronous
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "Mealy". Máy Mealy xác định đầu ra từ trạng thái hiện tại và đầu vào hiện tại, nên khi đầu vào đổi, logic tổ hợp có thể làm đầu ra phản ứng mà không cần đợi cạnh clock chuyển trạng thái. Máy Moore chỉ xác định đầu ra từ trạng thái hiện tại, thường phải chờ thanh ghi trạng thái cập nhật nên phản hồi có thể trễ thêm một chu kỳ. "Synchronous" mô tả thời điểm cập nhật trạng thái, còn "Asynchronous" mô tả cách cập nhật không đồng bộ; đây là trục phân loại khác với kiểu đầu ra Mealy hay Moore.
AMore than the period of the clock waveform
BLess than the period of the clock waveform
CEqual to the period of the clock waveform
DBoth (a) and (c)
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "Less than the period of the clock waveform". Bộ đếm không đồng bộ truyền chuyển trạng thái từ flip-flop này sang flip-flop kế tiếp, nên độ trễ tích lũy tăng theo số tầng. Để đầu ra ổn định và được sử dụng trước cạnh clock kế tiếp, tổng trễ phải nhỏ hơn chu kỳ clock. "More than the period of the clock waveform" khiến các tầng chưa kịp ổn định trước chu kỳ sau, dễ gây đếm sai hoặc trạng thái thoáng qua. "Equal to the period of the clock waveform" không để lại thời gian dự phòng cho trễ biến thiên và điều kiện thiết lập. "Both (a) and (c)" gộp hai trường hợp không đáp ứng yêu cầu vận hành tin cậy. Giới hạn này đặt tần số clock tối đa của ripple counter.
50A 4-bit binary up/down counter is in the binary state of zero. The next state in the DOWN mode is4 lựa chọn
A0001
B1111
C1000
D1110
Lời giải
Mở trang câu hỏi này →Đáp án đúng: "1111". Bộ đếm nhị phân 4 bit có 16 trạng thái theo modulo 16 "0001" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "1000" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "1110" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.