Câu hỏi: DIC201 Kỹ thuật số – Bộ ôn tập cuối kỳ số 2

Đáp án đúng: "All above". Logic module trong FPGA có thể được cấu hình theo chế độ logic thông thường, chế độ số học hoặc số học chia sẻ, và chế độ extended LUT tùy kiến trúc thiết bị. Các chế độ này khai thác những đường dữ liệu và tài nguyên khác nhau bên trong khối logic khả trình. "normal mode" chỉ là một chế độ nên không bao quát toàn bộ câu hỏi. "arithmetic and shared arithmetic mode" mô tả các cấu hình hỗ trợ phép toán, nhưng bỏ qua hoạt động logic thông thường và LUT mở rộng. "extended LUT mode" chỉ nêu khả năng mở rộng bảng tra cứu. Phương án tổng hợp đúng vì cả ba dạng đều là các chế độ vận hành có thể lập trình của logic module.

Đáp án đúng: "electronic design interchange format". EDIF mở rộng thành Electronic Design Interchange Format, một định dạng trao đổi thiết kế điện tử giữa các công cụ EDA "electronic device interchange format" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "electrical design integrated fixture" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "electrically destructive input function" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "input waveforms". Functional simulation kiểm tra hành vi logic của thiết kế bằng cách áp các tổ hợp đầu vào theo thời gian rồi quan sát kết quả mô phỏng; do đó người dùng phải cung cấp dạng sóng đầu vào. "specific target device" cần thiết cho các bước gắn thiết kế với linh kiện và phân tích phụ thuộc công nghệ, không phải điều kiện cốt lõi của mô phỏng chức năng. "output waveform" là kết quả được mô phỏng để xem, không phải kích thích đầu vào. "HDL" là mô tả thiết kế đang được kiểm tra, không phải dạng stimulus mà câu hỏi yêu cầu chỉ định.

Đáp án đúng: "a 4-pair color code". Cáp UTP Ethernet thường có bốn đôi dây xoắn, mỗi đôi được nhận diện bằng mã màu gồm dây màu đặc và dây trắng pha màu tương ứng; quy ước đó giúp phân biệt tám dây khi bấm đầu nối. "a 10-pair color code" dùng cho bó cáp nhiều đôi lớn hơn, không phản ánh cấu trúc bốn đôi của cáp UTP thông dụng. "the resistor color code" là hệ đánh dấu trị số điện trở, không dùng để quy định cặp dây trong cáp mạng. "the primary colors" không phải quy tắc định danh dây tiêu chuẩn vì các màu cơ bản không đủ mô tả thứ tự và phối hợp của các đôi. Số đôi là dấu hiệu phân biệt chính trong câu này.

Đáp án đúng: "The sum of the complements". Định luật De Morgan cho biết phần bù của tích bằng tổng các phần bù: (AB)′ = A′ + B′ "The complement of the sum" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "The product of the complements" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "All above" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.

Đáp án đúng: "A". Theo luật hấp thụ của đại số Boolean, A + AB = A: khi A bằng 1 thì tổng đã bằng 1 bất kể B, còn khi A bằng 0 thì cả hai hạng đều bằng 0. "AB" chỉ bằng 1 khi cả A và B cùng bằng 1, nên không tương đương với A trong trường hợp A=1, B=0. "B" phụ thuộc vào B thay vì A nên cho kết quả sai khi A=1 và B=0. "A + B" có thể bằng 1 ngay cả lúc A=0, B=1, trong khi biểu thức ban đầu khi ấy bằng 0. Kiểm tra hai biến theo các giá trị logic xác nhận phép hấp thụ loại bỏ hạng AB.

Đáp án đúng: "A, B, C, and D". Domain của biểu thức Boolean là tập biến có xuất hiện trong biểu thức. Biến A xuất hiện trong tích đầu và tích thứ hai; biến B có mặt ở cả hai tích đó và ở hạng tử riêng; biến C xuất hiện trong tích đầu và hạng tử tiếp theo; biến D cũng nằm trong tích đầu. Dấu bù trên B không tạo biến mới mà chỉ đổi cách dùng chính biến B. "A and D" bỏ sót biến thứ hai và biến thứ ba, dù cả hai xuất hiện trong hạng tử biểu thức. "B only" bỏ qua các biến khác. "None of all above" không đúng vì tập đầy đủ các biến đã được nêu. Khi tìm domain, cần liệt kê biến duy nhất, không đếm số lần lặp hay xem biến bù là một biến khác.

Đáp án đúng: "All of the above". Công suất động của flip-flop gần đúng theo P = αCV²f, trong đó α biểu thị switching activity, C là điện dung chuyển mạch, V là điện áp nguồn và f là tần số clock. Tần số cao làm tăng số lần chuyển mạch mỗi giây; điện áp ảnh hưởng theo bình phương; hoạt động chuyển trạng thái quyết định mức điện dung được nạp xả. Vì vậy cả ba đại lượng được hỏi đều ảnh hưởng đến công suất động, dù công suất tổng còn có thể gồm thành phần nội tại khác. "Clock frequency" ảnh hưởng số lần chuyển mạch trong một giây nhưng không đơn độc xác định công suất. "Supply voltage" ảnh hưởng mạnh nhưng không bao quát tần số và hoạt động chuyển mạch. "Switching activity" phản ánh mức đổi trạng thái nhưng không thay thế V và f. Các phương án đơn lẻ có ý đúng nhưng không nêu đủ các yếu tố.

Đáp án đúng: "Cause the output to assume a state dependent on the controlling (J-K or D) inputs". Clock xác định thời điểm flip-flop nhận các đầu vào điều khiển và cập nhật trạng thái; giá trị tiếp theo phụ thuộc loại mạch và các ngõ J-K hoặc D. "Clear the device" và "Set the device" là chức năng của các ngõ set/reset riêng, không phải tác dụng tổng quát của clock. "Always cause the output to change states" sai vì trạng thái mới có thể bằng trạng thái cũ, chẳng hạn D giữ nguyên hoặc J=K=0.

Đáp án đúng: "J = 1, K = 0". Với flip-flop J-K, tổ hợp J = 1 và K = 0 đặt đầu ra Q lên 1, nên được gọi là thao tác SET. "J = 0, K = 0" giữ nguyên trạng thái trước đó; nó không ép Q lên mức 1. "J = 0, K = 1" reset Q về 0. "J = 1, K = 1" làm flip-flop đảo trạng thái tại cạnh clock tác động, nên kết quả phụ thuộc trạng thái ban đầu thay vì luôn đặt Q lên 1. Phân biệt SET và RESET bằng từng đầu vào giúp đọc đúng bảng chức năng: J điều khiển đặt, K điều khiển xóa khi đầu vào còn lại ở 0.

Đáp án đúng: "Monostable multivibrator". One-shot là mạch đa hài đơn ổn (monostable multivibrator), có một trạng thái ổn định và khi kích tạo một xung rồi tự trở về. "Astable multivibrator" không có trạng thái ổn định và tự dao động liên tục, nên không phải one-shot. "Timer" là mô tả chức năng rộng của mạch định thời chứ không xác định riêng loại đa hài; một one-shot có thể được dùng như timer nhưng không phải mọi timer đều là one-shot. "Answers (a) and (c)" gộp loại mạch đúng với một ứng dụng có thể có, nên kém chính xác khi câu hỏi hỏi “type of”. "Answers (b) and (c)" chứa astable nên sai về loại mạch.

Đáp án đúng: "16.7 MHz". Mỗi chu kỳ phải đáp ứng cả thời gian HIGH tối thiểu 20 ns lẫn thời gian LOW tối thiểu 40 ns, nên chu kỳ ngắn nhất là 60 ns. Tần số cực đại bằng nghịch đảo chu kỳ này, xấp xỉ 1/(60 ns) = 16.7 MHz. "25 MHz" tương ứng chu kỳ 40 ns và "20 MHz" tương ứng 50 ns, đều không đủ tổng thời gian mức cao và thấp. "10 MHz" có chu kỳ 100 ns nên hoạt động được nhưng thấp hơn giới hạn cực đại.

Đáp án đúng: "SSI". SSI (Small-Scale Integration) chỉ mạch tích hợp mật độ nhỏ, thường chứa một số ít cổng logic cơ bản; IC gồm bốn cổng AND thuộc quy mô này. "MSI" (Medium-Scale Integration) thường tích hợp nhiều chức năng hoặc số lượng cổng lớn hơn một nhóm nhỏ cổng đơn giản. "SMT" là công nghệ lắp ráp linh kiện dán bề mặt, không phải mức độ tích hợp logic. "SOIC" là kiểu vỏ IC Small Outline Integrated Circuit, mô tả hình dạng đóng gói chứ không cho biết độ phức tạp logic bên trong. Cần phân biệt số cổng/mức tích hợp với phương pháp gắn lên bo mạch và loại vỏ linh kiện.

Đáp án đúng: "25%". Duty cycle bằng độ rộng xung chia cho chu kỳ rồi nhân 100%. Nếu độ rộng xung là t, đề cho chu kỳ bằng 4t, vậy duty cycle = t/(4t) × 100% = 25%. "50%" tương ứng xung chiếm một nửa chu kỳ, không phải một phần tư. "75%" nghĩa là xung chiếm ba phần tư chu kỳ. "100%" nghĩa là mức tác động kéo dài suốt chu kỳ, trái với dữ kiện chu kỳ dài gấp bốn lần độ rộng xung. Tỉ số thời gian, không phải độ dài tuyệt đối của xung, quyết định phần trăm duty cycle.

Đáp án đúng: "Analog". Đại lượng tương tự có thể nhận liên tục nhiều mức, nên nhiễu làm thay đổi trực tiếp giá trị đo và thường không thể phân biệt thành một mức riêng. Tín hiệu số cũng chịu nhiễu vật lý, nhưng bộ thu diễn giải điện áp trong các khoảng logic và noise margin giúp bỏ qua một phần nhiễu. "Digital" vì vậy không phải lựa chọn chịu ảnh hưởng lớn hơn trong so sánh khái quát này. "Both equally" bỏ qua khác biệt giữa giá trị liên tục và mức logic có ngưỡng; "Neither is affected" sai vì nhiễu có thể tác động lên cả hai loại tín hiệu.

Đáp án đúng: "Assigning logic cells and interconnections in hardware". Place-and-route là bước công cụ tổng hợp bố trí các phần tử logic vào vị trí tài nguyên thực trên FPGA rồi định tuyến các kết nối giữa chúng. Vị trí và đường nối phải đáp ứng ràng buộc tài nguyên, thời gian và khả năng kết nối của chip. "Simulating the logic functions before compilation" là mô phỏng chức năng, dùng kiểm tra hành vi chứ không ánh xạ phần tử vào phần cứng. "Uploading the bitstream into the FPGA" là bước nạp cấu hình sau khi thiết kế đã được triển khai. "Converting HDL code into binary values" mô tả khái quát quá trình tạo cấu hình, không phải riêng thao tác đặt và định tuyến.

Đáp án đúng: "Pulse width". Pulse width (độ rộng xung) là khoảng thời gian giữa điểm 50% trên cạnh lên và điểm 50% trên cạnh xuống, tức hai cạnh đối nhau của cùng một xung. "Rise time" chỉ đo một cạnh đi lên, còn "Fall time" chỉ đo cạnh đi xuống; hai đại lượng này không kéo dài từ cạnh này sang cạnh kia. "Period" đo giữa hai điểm cùng pha liên tiếp của các chu kỳ, thường từ một cạnh lên đến cạnh lên kế tiếp. Vì câu nêu hai điểm 50% thuộc cạnh lên và cạnh xuống, đại lượng được mô tả là độ rộng xung.

Đáp án đúng: "data center". Data center là cơ sở chuyên dụng chứa máy chủ, thiết bị mạng, lưu trữ, nguồn điện dự phòng và hệ thống làm mát để vận hành các dịch vụ dữ liệu. "server" là một máy hoặc dịch vụ cung cấp tài nguyên, không phải toàn bộ cơ sở vật lý. "computer center" là tên gọi rộng, không đặc tả hạ tầng tập trung lưu trữ và xử lý như thuật ngữ data center. "cloud house" không phải thuật ngữ kỹ thuật chuẩn; cloud storage là dịch vụ logic, nhưng máy móc vận hành nó vẫn đặt trong data center.

Đáp án đúng: "4096". Dung lượng bit bằng số địa chỉ nhân số bit lưu tại mỗi địa chỉ: 512 × 8 = 4096 bit. Có thể kiểm tra 512 = 2⁹ địa chỉ, mỗi địa chỉ chứa một byte, nên toàn bộ bộ nhớ có 2¹² bit. "512" chỉ đếm số địa chỉ, chưa tính độ rộng dữ liệu. "1024" và "2048" đều thấp hơn tích thực tế vì lần lượt tương đương chỉ tính hai hoặc bốn bit cho mỗi địa chỉ. Câu hỏi yêu cầu bit capacity nên đơn vị kết quả là bit; nếu đổi sang byte thì 4096 bit bằng 512 byte, nhưng không được nhầm số byte với số bit.

Đáp án đúng: "answers (a) and (c)". RAM khả biến mất dữ liệu khi nguồn bị ngắt; thao tác ghi dữ liệu mới cũng thay thế nội dung cũ tại địa chỉ đó "power goes off" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "the data are read from the address" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án. "new data are written at the address" không phù hợp vì không thỏa định nghĩa hoặc điều kiện đang xét; phép đối chiếu với nguyên lý vừa nêu cho thấy nội dung này không thể thay cho đáp án.