Câu hỏi: CEA201 Tổ chức và Kiến trúc máy tính – Đề thi cuối kỳ SU26

Đáp án đúng: "4-8 KB". Hầu hết hệ điều hành và bộ xử lý phổ biến (x86, ARM) dùng trang mặc định 4 KB, một số kiến trúc dùng 8 KB; đây là điểm cân bằng giữa kích thước bảng trang, tỉ lệ trúng TLB và lượng phân mảnh nội (internal fragmentation) ở trang cuối của mỗi tiến trình. "1-2 KB" sai vì trang nhỏ như vậy khiến bảng trang phình to, TLB phủ được rất ít bộ nhớ và số lần page fault tăng; kích thước này chỉ gặp ở vài máy đời cũ. "16-32 KB" sai vì đó không phải cỡ trang điển hình, trang lớn hơn làm lãng phí nhiều hơn ở phần trang không dùng hết. "64-128 KB" sai vì cỡ này thuộc loại trang lớn (large page) chỉ bật cho ứng dụng đặc thù, không phải cỡ trang thông thường của bộ nhớ ảo.

Đáp án đúng: "All of the mentioned". Theo Stallings, một mô-đun I/O phải đảm nhận đồng thời nhiều chức năng: điều khiển và định thời, giao tiếp với bộ xử lý, giao tiếp với thiết bị, đệm dữ liệu và phát hiện lỗi; cả ba mục được nêu đều nằm trong danh sách này nên chọn tất cả. Chỉ chọn "Control and timing" là thiếu, dù đây đúng là chức năng điều phối luồng dữ liệu giữa tài nguyên bên trong và thiết bị ngoài. Chỉ chọn "Data buffering" cũng thiếu, dù việc đệm là cần thiết để san bằng chênh lệch tốc độ giữa bộ nhớ và thiết bị. Chỉ chọn "Processor communication" cũng thiếu, dù mô-đun phải giải mã lệnh, trao đổi dữ liệu, báo trạng thái và nhận diện địa chỉ với CPU. Vì không chức năng nào đứng riêng đủ mô tả mô-đun I/O, câu trả lời gộp là đúng.

Đáp án đúng: "A + BC". Theo bìa Karnaugh, hàng A = 1 có số 1 ở cả bốn ô nên gom được một nhóm 4 ô cho số hạng A; hàng A = 0 chỉ có ô BC = 11 (minterm A′BC), ô này ghép cặp với ô ABC ở hàng dưới thành nhóm 2 ô cho số hạng BC. Vậy F = A + A′BC = A + BC, chỉ hai số hạng với ít biến nhất. "AB + BC" sai vì bỏ sót hai ô A = 1, B = 0 (AB′C′ và AB′C) đang mang số 1. "A + B′C′" sai vì số hạng B′C′ phủ cả ô A′B′C′ vốn bằng 0, đồng thời không phủ ô A′BC đang bằng 1. "AC + BC′" sai vì không phủ ô AB′C′ và ô A′BC, lại phủ nhầm ô A′BC′ có giá trị 0.

Đáp án đúng: "10101001". Phép XOR cho bit 1 khi hai bit khác nhau và 0 khi giống nhau. Đặt thẳng hàng: 01110110 XOR 11011111, xét từ trái sang: 0⊕1=1, 1⊕1=0, 1⊕0=1, 1⊕1=0, 0⊕1=1, 1⊕1=0, 1⊕1=0, 0⊕1=1, được 10101001. "11011011" sai vì ngay bit thứ hai đã là 1, trong khi 1⊕1 phải cho 0; chuỗi này cũng không phải kết quả của phép logic nào khác giữa hai thanh ghi. "00010110" sai vì bit đầu là 0 trong khi 0⊕1 bằng 1; nó cũng không trùng với AND (01010110). "11001101" sai vì bit thứ hai là 1 thay vì 0 và bit thứ ba là 0 thay vì 1, lệch ở nhiều vị trí so với phép tính từng bit.

Đáp án đúng: "5 check bits". Với mã Hamming sửa một lỗi (SEC), số bit kiểm tra K phải thoả 2^K − 1 ≥ M + K, trong đó M là số bit dữ liệu, để mỗi giá trị syndrome chỉ ra đúng một vị trí bit hoặc trạng thái không lỗi. Với M = 20: K = 4 cho 2^4 − 1 = 15 < 24, không đủ; K = 5 cho 31 ≥ 25, đủ. "3 check bits" sai vì 2^3 − 1 = 7, chỉ đánh địa chỉ được tối đa 4 bit dữ liệu. "4 check bits" sai vì 15 < 24, chỉ đủ cho tối đa 11 bit dữ liệu. "6 check bits" sai vì đó là con số của SEC-DED (sửa một lỗi, phát hiện hai lỗi) cho 20 bit dữ liệu, cần thêm một bit chẵn lẻ tổng, vượt mức tối thiểu mà riêng SEC yêu cầu.

Đáp án đúng: "They contain the address used by the instruction.". Theo định dạng lệnh 16 bit của máy giả định, bit 0–3 là trường opcode, còn 12 bit 4–15 là trường Address, chỉ ra địa chỉ ô nhớ chứa toán hạng mà lệnh dùng; 12 bit này đánh địa chỉ được 4096 ô nhớ. "They represent the magnitude of the integer being processed." sai vì độ lớn (magnitude) thuộc định dạng số nguyên, nằm ở bit 1–15 sau bit dấu, không phải định dạng lệnh. "They store the opcode for the instruction." sai vì opcode chỉ chiếm bốn bit đầu 0–3, cho tối đa 16 mã lệnh. "They are reserved for temporary storage in the accumulator." sai vì accumulator (AC) là một thanh ghi riêng trong CPU, không phải một trường bit nằm trong từ lệnh.

Đáp án đúng: "The ability to execute multiple operations simultaneously.". Ý nghĩa của việc đặt nhiều ALU song song là để nhiều phép toán số học, logic được thực hiện cùng lúc trong một chu kỳ; mức tăng hiệu năng phụ thuộc chủ yếu vào việc có bao nhiêu thao tác độc lập thật sự chạy đồng thời được. "The number of registers in the system." sai vì số thanh ghi giúp giảm truy cập bộ nhớ nhưng không tự tạo ra khả năng tính toán song song. "The size of the instruction cache." sai vì cache lệnh lớn chỉ giảm trượt khi nạp lệnh, không quyết định số phép toán được thi hành cùng lúc. "The clock speed of the processor." sai vì tăng xung nhịp làm mọi thứ nhanh hơn kể cả máy chỉ có một ALU, đó không phải lợi ích riêng của kiến trúc ALU song song.

Đáp án đúng: "Shared bus between the program memory and data memory". Kiến trúc Von Neumann theo khái niệm chương trình lưu trữ: lệnh và dữ liệu nằm chung một bộ nhớ và đi qua cùng một hệ thống bus, nên CPU không thể nạp lệnh và đọc dữ liệu cùng lúc (nút thắt Von Neumann). "Separate bus between the program memory and data memory" sai vì tách bus cho bộ nhớ chương trình và bộ nhớ dữ liệu là đặc trưng của kiến trúc Harvard. "External bus for program memory and data memory" sai vì việc bus nằm trong hay ngoài chip không phải tiêu chí định nghĩa Von Neumann; điểm cốt lõi là dùng chung đường truyền. "External bus for data memory only" sai vì nó ngụ ý bộ nhớ chương trình đi đường khác, mâu thuẫn với nguyên tắc lệnh và dữ liệu dùng chung bộ nhớ.

Đáp án đúng: "The processor reads an instruction from memory (cache, main memory).". Bước nạp lệnh (fetch) là lúc bộ xử lý dùng địa chỉ trong PC để đọc lệnh kế tiếp từ hệ thống nhớ, có thể là cache hoặc bộ nhớ chính, đưa vào thanh ghi lệnh IR rồi tăng PC. "The instruction is decoded to determine what action is required." sai vì đó là bước giải mã (decode), diễn ra sau khi lệnh đã được nạp. "The execution of an instruction may require performing some arithmetic or logical operation on data." sai vì mô tả bước xử lý dữ liệu (execute) do ALU thực hiện. "The results of an execution may require writing data to memory or an I/O module." sai vì đây là bước ghi kết quả (write), thuộc cuối chu trình lệnh chứ không phải giai đoạn nạp.

Đáp án đúng: "Balancing workload distribution between big and small cores.". Trong bộ xử lý đa nhân không đồng nhất (như ARM big.LITTLE), thách thức chính nằm ở bộ lập lịch: phải đặt tác vụ nặng lên nhân mạnh, tác vụ nhẹ lên nhân tiết kiệm điện và di chuyển tác vụ kịp thời khi tải đổi, nếu không sẽ vừa phí năng lượng vừa mất hiệu năng. "Increasing the number of small cores to match the performance of big cores." sai vì thêm nhân nhỏ không giải quyết việc phân việc, và nhiều luồng tuần tự vẫn cần nhân mạnh. "Using identical instruction sets for all cores." sai vì các thiết kế phổ biến vốn đã cho mọi nhân chạy cùng tập lệnh; đó là điều kiện thuận lợi chứ không phải thách thức chính. "Reducing the physical size of big cores." sai vì đây là bài toán chế tạo, thu nhỏ nhân mạnh không trả lời được câu hỏi khai thác kiến trúc hiệu quả.

Đáp án đúng: "They are managed by the current operating system.". Thuộc tính của tệp như vị trí trên đĩa, kích thước, quyền truy cập, thời gian tạo do hệ thống tệp của hệ điều hành quản lý; chương trình chỉ gọi dịch vụ hệ thống (mở, đọc, ghi) qua tên tệp, còn hệ điều hành tra bảng thư mục và cấu trúc điều khiển tệp để tìm khối dữ liệu. "They are managed using variables of the running program." sai vì biến của chương trình chỉ giữ handle hoặc con trỏ tệp, không nắm vị trí vật lý trên đĩa. "They are stored on the hard disk." sai vì dù siêu dữ liệu được lưu trên đĩa, câu hỏi hỏi ai quản lý; đĩa chỉ là nơi chứa, không tự quản lý được gì. "They are managed by the programmer." sai vì lập trình viên không trực tiếp định vị tệp trên đĩa; việc này được trừu tượng hoá hoàn toàn bởi hệ điều hành.

Đáp án đúng: "Single instruction stream, single data stream.". Theo phân loại Flynn, máy đơn xử lý (uniprocessor) có một bộ điều khiển phát một dòng lệnh, mỗi lệnh thao tác trên một dòng dữ liệu lưu trong một bộ nhớ, nên thuộc nhóm SISD. "Multiple instruction streams, single data stream." sai vì đó là MISD, nhiều đơn vị xử lý chạy lệnh khác nhau trên cùng một dữ liệu, hầu như không có máy thương mại. "Multiple instruction streams, multiple data streams." sai vì MIMD là máy đa xử lý, như SMP, cluster hay NUMA, có nhiều bộ xử lý chạy độc lập. "Single instruction stream, multiple data streams." sai vì SIMD dùng một lệnh điều khiển nhiều phần tử xử lý cùng lúc, như bộ xử lý vector hoặc mảng, không phải máy đơn xử lý thông thường.

Đáp án đúng: "1-A;2-B;3-C". Lịch sử máy tính chia thế hệ theo công nghệ linh kiện: thế hệ thứ nhất (khoảng 1946–1957) dùng đèn điện tử chân không, thế hệ thứ hai (1957–1964) chuyển sang transistor, thế hệ thứ ba (1965–1971) dùng mạch tích hợp; bộ vi xử lý chỉ xuất hiện về sau với công nghệ tích hợp mật độ cao. "1-D;2-C;3-B" sai vì đảo ngược trình tự, gán bộ vi xử lý cho thế hệ đầu tiên trong khi máy như ENIAC dùng đèn chân không. "1-A;2-C;3-D" sai vì bỏ qua transistor, gán mạch tích hợp cho thế hệ hai và vi xử lý cho thế hệ ba, đều sớm hơn thực tế. "1-D;2-B;3-C" sai vì thế hệ đầu không thể dùng bộ vi xử lý, công nghệ chỉ ra đời sau mạch tích hợp.

Đáp án đúng: "ALU". Khối số học và logic (Arithmetic Logic Unit) là phần của CPU thực hiện phép cộng, trừ, so sánh, AND, OR, dịch bit; nó nhận toán hạng từ thanh ghi, trả kết quả và cập nhật các cờ trạng thái. "Control Unit" sai vì đơn vị điều khiển chỉ giải mã lệnh và phát tín hiệu điều khiển để các bộ phận khác hoạt động, tự nó không tính toán trên dữ liệu. "Memory Unit" sai vì bộ nhớ chỉ lưu lệnh và dữ liệu, không có mạch thực hiện phép toán. "Bus Interface" sai vì giao diện bus lo việc truyền địa chỉ, dữ liệu và tín hiệu điều khiển giữa CPU với bộ nhớ, thiết bị, không xử lý số học hay logic.

Đáp án đúng: "Program counter (PC)". Bộ đếm chương trình giữ địa chỉ lệnh kế tiếp sẽ được nạp; sau mỗi lần nạp, PC tự tăng để trỏ sang lệnh liền sau, nhờ vậy chương trình được thi hành tuần tự, trừ khi lệnh nhảy, rẽ nhánh hay ngắt nạp giá trị mới vào PC. "Instruction register(IR)" sai vì IR chỉ giữ lệnh vừa nạp để giải mã, không quyết định lệnh nào chạy tiếp theo. "Memory address register (MAR)" sai vì MAR chỉ chứa địa chỉ đang được đặt lên bus cho một lần đọc hoặc ghi bộ nhớ, giá trị của nó thay đổi theo từng truy cập chứ không theo dõi trình tự chương trình. "Memory buffer register (MBR)" sai vì MBR chỉ đệm dữ liệu hoặc lệnh vừa đọc từ bộ nhớ hay sắp ghi vào bộ nhớ.

Đáp án đúng: "To reduce conflict misses". Trong cache ánh xạ trực tiếp, nhiều khối bộ nhớ tranh nhau cùng một dòng nên đẩy nhau ra liên tục dù cache còn trống chỗ khác; tăng mức kết hợp (associativity) cho mỗi khối nhiều dòng có thể đặt vào hơn, giảm loại trượt do xung đột này. "To decrease the cache size" sai vì mức kết hợp chỉ thay đổi cách tổ chức dòng trong tập, dung lượng cache giữ nguyên. "To improve cache replacement policy performance" sai vì chính sách thay thế như LRU chỉ là cơ chế chọn dòng bị loại khi tập đầy; mức kết hợp cao hơn khiến chính sách này phức tạp hơn chứ mục tiêu không phải làm nó tốt lên. "To increase cache access speed" sai vì so sánh tag trên nhiều dòng song song cần thêm bộ so sánh và bộ dồn kênh, thường làm thời gian truy cập chậm hơn một chút.

Đáp án đúng gồm ba ý: "Human readable", "Communication" và "Machine readable". Stallings chia thiết bị ngoại vi thành ba nhóm: thiết bị cho con người đọc, như màn hình, máy in, bàn phím; thiết bị cho máy đọc, như ổ đĩa, băng từ, cảm biến và cơ cấu chấp hành; và thiết bị truyền thông, giúp máy tính trao đổi dữ liệu với thiết bị ở xa như terminal hay máy tính khác. Phương án "Data Conversion" sai vì chuyển đổi dữ liệu là một chức năng bên trong thiết bị, do bộ chuyển đổi (transducer) đổi tín hiệu điện sang dạng năng lượng khác và ngược lại, chứ không phải một nhóm thiết bị ngoại vi; mọi thiết bị thuộc ba nhóm kia đều có khâu chuyển đổi này.

Đáp án đúng: "Low cost and low power consumption". ARM là kiến trúc RISC với lõi nhỏ gọn, ít transistor, nên tiêu thụ điện thấp và giá thành rẻ; nhờ đó ARM thống trị điện thoại, máy tính bảng và thiết bị nhúng, nơi pin và chi phí là ràng buộc chính. "Higher degree of multi-tasking" sai vì khả năng đa nhiệm do hệ điều hành và số nhân quyết định, không phải ưu thế riêng của ARM so với bộ xử lý x86. "Lower error or glitches" sai vì độ tin cậy phụ thuộc thiết kế, chế tạo và phần mềm; ARM không được biết đến vì ít lỗi hơn kiến trúc khác. "Efficient memory management" sai vì ARM có MMU như các bộ xử lý hiện đại khác, quản lý bộ nhớ không phải điểm khác biệt khiến người ta chọn ARM.

Đáp án đúng: "A system running mission-critical applications where error detection alone is insufficient". Bit chẵn lẻ chỉ phát hiện được lỗi lẻ bit, không biết bit nào sai nên không sửa được; khi hệ thống quan trọng không chấp nhận dừng hay mất dữ liệu, cần mã ECC như Hamming SEC-DED để tự sửa lỗi đơn và phát hiện lỗi kép. "A system experiencing occasional single-bit errors due to electromagnetic interference" sai vì lỗi đơn bit thỉnh thoảng xảy ra vẫn nằm trong khả năng phát hiện của parity, tình huống này chưa buộc phải dùng cơ chế mạnh hơn. "A memory module designed for consumer laptops rather than enterprise servers" sai vì máy tiêu dùng thường bỏ qua ECC để giảm giá; chính máy chủ doanh nghiệp mới cần ECC. "A CPU cache where speed is prioritized over data integrity" sai vì khi ưu tiên tốc độ hơn toàn vẹn dữ liệu, người thiết kế chọn cơ chế đơn giản, không thêm mạch ECC phức tạp.

Đáp án đúng: "Higher access times and latency rates: Over 10 times slower than the HDD.". Câu hỏi tìm nhận định sai về ưu điểm của SSD. Thực tế SSD không có đầu từ và đĩa quay nên thời gian truy cập và độ trễ thấp hơn HDD rất nhiều, nhanh hơn hơn chục lần, nên nói chậm hơn 10 lần là sai. "Durability: Less susceptible to physical shock and vibration." là ưu điểm đúng vì SSD không có bộ phận cơ khí chuyển động. "Longer lifespan: SSDs are not susceptible to mechanical wear." đúng vì không có mô-tơ hay tay đọc để mòn. "Lower power consumption: SSDs use considerably less power than comparable-size HDDs." đúng vì không phải quay đĩa. "Quieter and cooler running capabilities: Less space required, lower energy costs, and a greener enterprise." đúng vì SSD chạy êm, toả ít nhiệt và nhỏ gọn hơn.