For an SR latch constructed using two NOR gates, which input combination leads to an undefined (invalid) state?

Một SR lật (SR latch) được xây dựng bằng hai bộ OR (NOR gate) có thể tồn tại trong ba trạng thái: trạng thái 0, trạng thái 1 hoặc trạng thái không xác định (invalid). Trạng thái không xác định xảy ra khi cả hai đầu vào S và R đều là 1. Khi đó, cả hai bộ OR sẽ tạo ra một vòng lặp vô hạn, dẫn đến trạng thái không xác định. Điều này có thể được hiểu như một trạng thái không thể đạt được trong một SR latch thực tế. Vì vậy, trong trường hợp này, trạng thái không xác định xảy ra khi S=1 và R=1.